快速硬件拟合技术研究及基于FPGA的实现

摘要

在当今时期，伴随着现代数字信号处理逐步向高速度，大容量数据以及高速实时计算的方向发展，对高速度与高性能并存的计算及其实现方式的研究成为了近代数学和信息处理技术的一项重要命题。面对一些复杂的计算问题，使用软件的计算方式在速度上越来越不能满足计算要求，因此，如何利用硬件来高速的，实时的完成计算任务显然更加具有意义。
　　非线性函数的拟合计算问题是现代数字信号处理领域内的一个重要的研究方向。拟合算法能够处理一些超越函数在结构上的复杂性，将之转换成在硬件上容易实现的计算方式。随着超大规模集成电路的迅速发展，片上系统的技术愈加趋向成熟。而对于一些能够处理复杂运算，具有高速，高效，实时性的片上系统，将复杂的超越函数拟合计算方式集成到这类片上系统中，尤其是一些具有多核结构的系统，这样可以极大的丰富这类系统的整体计算能力，更高速、高效的实现一些复杂算法，是一项具有较高应用价值的研究方向。
　　本文针对上述问题，进行了有关非线性函数拟合技术的研究，设计了一款能够计算多种非线性函数的拟合器，并将它与片上系统相结合，论文的主要工作如下:
　　首先，对现有的硬件实现拟合技术手段进行了深入对比研究，分析对比各种方法的优势与局限性。并结合面向高密度计算的片上系统对于非线性函数计算精度较高的需求，挑选出最适合的拟合算法。
　　其次，基于分段非线性逼近法的拟合原理，设计了一款能够处理多种非线性函数计算的拟合器。它能够处理多种函数的计算，包括在数字信号处理领域内使用频繁的三角函数的处理，在人工神经网络中应用十分广泛的S型函数的处理，以及反三角函数的处理。这些函数的计算结果能够达到一个很高的精度，适用于面向高密度计算的片上系统。
　　最后，将此拟合器集成到目标SoC上的浮点运算簇中，并结合这些函数展开了一些应用，完成了一些算法在目标系统上的实现，并通过实验证明了这种处理非线性函数的拟合器在性能上的正确性，结合系统具有一定的应用价值。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景和研究意义

1．2 相关技术的介绍

1．2．1 多核技术

1．2．2 硬件加速器

1．2．3 高密度计算

1．3 研究现状

1．3．1 拟合技术的发展现状

1．3．2 多核处理器的发展现状

1．4 主要研究内容

1．5 课题来源

1．6 论文组织结构

第二章 拟合方法概述及目标异构多核SoC简介

2．1 非线性函数的拟合方法概述

2．1．1 查找表法

2．1．2 分段线性逼近法

2．1．3 泰勒(Taylor)级数展开法

2．1．4 CORDIC算法

2．1．5 算法小结

2．2 目标异构多核SoC

2．2．1 目标异构多核SoC结构

2．2．2 目标异构多核SoC工作流程

2．3 本章小结

第三章 典型非线性函数的拟合器设计

3．1 最小二乘法原理

3．2 典型函数的分段非线性逼近处理方法’

3．2．1 分段非线性逼近法原理

3．2．2 分段方法

3．2．3 分段非线性逼近法的适用性

3．2．4 逼近算法相关参数的关系

3．2．5 典型函数的分段非线性逼近处理

3．3 非线性函数的拟合器结构

3．3．1 运算单元结构

3．3．2 数据格式的选取

3．3．3 函数相关参数的存储设计

3．3．4 函数预处理模块

3．3．5 地址管理模块

3．3．6 非预存储函数处理模块

3．3．7 拟合器的工作流程

3．4 典型函数的分段方式

3．4．1 正余弦函数的分段方式及多项式构建

3．4．2 Sigmoid函数的分段方式及多项式构建

3．4．3 反三角函数的分段方式及多项式构建

3．5 拟合器硬件实现的结果分析

3．6 本章小结

第四章 拟合器在异构多核系统中的集成及功能验证

4．1 拟合器在多核系统COP中的集成与验证

4．1．1 拟合器在COP中的集成

4．1．2 各函数功能验证

4．1．3 在MUSIC算法中的验证

4．2 拟合器在FFT中的集成与验证

4．3 拟合器以节点运算簇的形式集成与验证

4．3．1 FHA在目标系统中的集成

4．3．2 FHA在目标系统中的验证

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况