声明
致谢
第一章 绪论
1.1 MOSFET的性能提升与尺寸缩小
1.1.1 摩尔定律:集成电路的规模增大与MOSFET的尺寸缩小
1.1.2 MOSFET的性能提升
1.1.3 MOSFET的尺寸缩小
1.2 Si MOSFET尺寸缩小所面临的挑战
1.2.1 短沟道效应
1.2.2 源/漏寄生电阻过大
1.2.3 速度饱和
1.2.4 可靠性挑战
1.3 Ge MOSFET的应用前景
1.3.1 Ge MOSFET的优势
1.3.2 Ge MOSFET研究现状
1.4 Ge MOSFET所面临的挑战
1.4.1 Ge MOSFET源/漏寄生电阻与漏电流
1.4.2 Ge MOSFET栅极堆垛可靠性
1.5 本文研究目的与内容
1.5.1 DS Ge肖特基结漏电与热稳定性研究
1.5.2 极薄GeO2/Ge栅极堆垛的缺陷生成研究
第二章 DS NiGe-Ge肖特基结漏电与热稳定性研究
2.1 引言
2.2 器件制备与测试方法
2.2.1 DS NiGe-Ge肖特基结的制造。
2.2.2 DS NiGe-Ge源/漏Ge pMOSFET的制造
2.2.3 肖特基结SBH 测试方法
2.2.4 Ge肖特基结热稳定性测试方法
2.3 DS技术对Ge肖特基结整流特性的提升作用分析
2.3.1 DS 技术的原理与有效性分析
2.3.2 结漏电特性分析
2.3.3 TLM pattern薄膜电阻分析
2.4 DS NiGe-Ge 源/漏Ge pMOSFET电学性能分析
2.4.1 DS NiGe-Ge源/漏Ge pMOSFET的基础特性测试
2.4.2 DS 技术对Ge pMOSFET 漏电流的降低作用
2.5 DS肖特基结热稳定性分析
2.5.1 成结后退火对NiGe-Ge肖特基结的影响。
2.5.2 DS 对热稳定性提升的原理分析
2.6 章节小结
第三章 极薄GeO2/Ge栅极堆垛中的缺陷生成研究
3.1 引言
3.2.1 W/GeO2-Ge MOS 电容的结构与制造过程
3.2.2 W/GeO2-Ge MOS 电容的基础特性测试
3.2.3 W/GeO2-Ge MOS 电容均一性与稳定性验证
3.3 可靠性测试方法
3.3.1 TDDB测试方法
3.3.2 SILC 特性测试方法
3.3.3 界面快陷阱测试方法
3.3.4 界面慢陷阱测试方法
3.3.5 介质内固定电荷测试方法
3.4 W/GeO2-Ge MOS电容TDDB特性测试
3.4.1 W/GeO2-Ge MOS 电容TDDB特性表征
3.4.2 初次击穿所需注入电荷统计
3.4.3 多点式阶段性击穿分析
3.4.4 阶段性击穿现象中电流跳变的详细分析
3.5 W/GeO2-Ge MOS电容SILC特性测试
3.5.1 W/GeO2-Ge MOS 电容的SILC 分析
3.5.2 W/GeO2-Ge MOS 电容的SILC 产生几率
3.5.3 GeO2/Ge与SiO2/Si 栅极堆垛SILC 产生几率比较
3.6 电应力条件下W/GeO2-Ge MOS电容缺陷生成行为
3.6.1 W/GeO2-Ge MOS 电容界面快陷阱生成行为测试
3.6.2 W/GeO2-Ge MOS 电容界面慢陷阱测试
3.6.3 W/GeO2-Ge MOS 电容介质内固定电荷测试
3.7 章节小结
第四章 总结与展望
4.1 总结
4.2 展望
参考文献
个人简历
浙江大学;