存储器抗单粒子效应二维码与RS码的研究

摘要

随着集成电路工艺向纳米级、高密度、高性能与低成本的发展，其工作频率高、电压低等特性使其易受辐射环境中单粒子效应的影响，并可能使电子系统产生信息丢失、系统故障或失控等现象。研究表明，单粒子效应中的软错误相对于硬错误是影响集成电路的最主要因素，而存储器与组合逻辑电路相比，其一直以来都是集成电路受软错误影响的主要考虑因素之一。在当前集成电路中包含着大量的诸如SRAM、DRAM、NAND Flash等类型的存储器，并且其受软错误的影响随集成电路工艺进步错误模式逐渐由单比特翻转变为多比特翻转。因此，需要采取一定的措施降低单粒子效应对存储器的影响，从而提高电子系统在辐射环境中的可靠性。　　以纠错码技术为代表的系统级加固技术与工艺级、电路级、版图级加固技术相比，其可操作层面高，不会改变原有的电路工艺并且成本较低容易实现。传统系统级加固技术通常采用汉明码作为加固方案，但随着集成电路工艺的进步这种纠正一位错误检测两位错误的码显然已经不能满足纠错需求，因此需要能纠正更多错误的纠错码作为加固方案。而在保证纠错能力满足需求的同时也应当考虑码率、实际电路面积、功耗、时延等问题，寻求性能上的平衡。　　针对SRAM存储器设计了一种新型二维纠错码加固方案，原理上将一维信息序列在逻辑上排列成二维形式，基于分块原则计算水平校验位从而尽可能检测更多错误，再通过译码将错误纠正。仿真结果表明新型二维纠错码在纠错能力较强的同时引入了较少的硬件开销，并且可以根据具体应用环境选择合适的构造方式与分块长度，从而提高SRAM在辐射环境受单粒子效应影响的可靠性；针对NAND Flash存储器设计了一种RS(238,234)+RS(180,176)组合码加固方案，此方案以基于页存储整数码字和将信息位与校验位分别放置数据存储区与数据备用区为设计原则，在满足信息大容量存储的同时达到NAND Flash在辐射环境受单粒子效应影响所需的纠错能力，并且在译码阶段的求解关键方程中采用riBM算法以降低关键路径时延，最后通过仿真与性能分析验证了该方案适合于对辐射环境中受单粒子效应影响的NAND Flash进行加固。

目录

声明

1 绪论

1.1引言

1.2 辐射环境及辐射效应

1.2.1 辐射环境

1.2.2 辐射效应

1.3 国内外研究现状

1.3.1 工艺级加固技术

1.3.2 电路级加固技术

1.3.3 版图级加固技术

1.3.4 系统级加固技术

1.4 存储器受单粒子效应影响错误图样分析

1.4.1 错误产生机理

1.4.2 错误图样分析

1.5 论文主要研究内容及结构安排

2 纠错码技术

2.1 纠错码简介

2.1.1 纠错码的基本概念

2.1.2 有限域基础

2.1.3 纠错码分类

2.2 线性分组码

2.2.1 基本概念

2.2.2 生成矩阵与校验矩阵

2.2.3 伴随式与错误检测

2.3 常用纠错码

2.3.1 奇偶校验码与汉明码

2.3.2 矩阵码

2.3.3 BCH码

2.3.4 RS码

2.3.5 常用纠错码性能分析

2.4 本章小结

3 二维纠错码加固SRAM存储器的设计

3.1 引言

3.2 新型二维纠错码设计

3.2.1 错误检测机制与原理

3.2.2 编码原理与电路设计

3.2.3 译码原理与电路设计

3.2.4 错误图样分析与改进设计

3.2.5 构造方式与分块长度对码字纠错性能的影响

3.3 实验结果与性能分析

3.3.1 功能验证

3.3.2 不同码字性能分析

3.3.3 新型二维纠错码不同构造方式性能分析

3.4 本章小结

4 RS组合码加固NAND Flash存储器的设计

4.1 引言

4.2 方案设计

4.3 RS编译码原理

4.3.1 RS编码原理

4.3.2 RS译码原理

4.4 RS编译码电路设计

4.4.1 有限域运算单元设计

4.4.2 RS编码电路设计

4.4.3 RS译码电路设计

4.5 仿真结果与性能分析

4.5.1 编码功能仿真

4.5.2 译码功能仿真

4.5.3 性能分析

4.6 本章小结

5 总结与展望

5.1 全文总结

5.2 工作展望

致谢

参考文献

攻读学位期间取得的研究成果