图像实时滤波方法及其FPGA实现

摘要

图像滤波是数字图像处理系统的重要组成部分，本文基于可编程逻辑器件(FPGA)，设计并实现了从图像采集、预处理到分割的较完整的数字图像处理流程。具体包括图像数据实时采集和显示。重点实现了快速中值滤波、改进型高斯滤波、图像边缘提取、基于直方图的图像增强和图像分割。
　　本文主要介绍了图像采集、缓存和显示的设计和实现，并详细介绍了各种基于FPGA的图像处理算法和实现。本文组织结构如下：
　　第一章对课题背景和研究意义做了概述。
　　第二章对FPGA的开发语言、工具和主要流程做了介绍，这些是后续工作的基础。
　　第三章介绍基于FPGA的图像数据采集、缓存和实时显示的具体设计。其中的采集部分是使用CCD摄像头采集图像，缓存至外部SDRAM芯片，用VGA显示器显示。通过SDRAM缓存一帧图像数据起到了协调连续帧采集和显示的作用。
　　第四章实现了基于FPGA的几种数字图像滤波算法，包括快速中值滤波和改进型高斯滤波。快速中值滤波中，充分利用FPGA的流水线技术，能在6个时钟周期内找出一个掩膜内的中值，确保了实时处理和显示；改进型高斯滤波中，针对传统高斯滤波方法在滤除高斯噪声的同时也丢失了图像细节的问题，提出了一种改进方法，即在高斯掩膜中，既要考虑像素间的距离又要考虑像素值差。
　　第五章实现了基于FPGA的Sobel算子、Prewitt算子和拉普拉斯算子等图像边缘的实时提取，并对其结果进行了对比分析。
　　第六章设计并实现了基于FPGA的图像增强和图像分割。图像增强中，先对当前帧的图像进行直方图统计，并在两帧图像的消隐时段进行直方图均衡化运算，最后将结果存入双端口RAM，让下一帧图像映射显示。由于相邻两帧图像有着极大的相似性，这样做不会影响视觉效果。图像分割中，先得到当前帧的统计直方图，把像素灰度级分布在5%-95%内的像素当做背景信息，这个范围之外的像素当做要分割提取的目标。

目录

文摘

英文文摘

第一章 绪论

1.1 课题背景

1.2 主要工作及论文结构

1.2.1 主要工作

1.2.2 论文结构

第二章 FPGA的开发语言、工具和主要流程

2.1 FPGA基本结构

2.2 VERILOG HDL语言

2.3 QUARTUS Ⅱ与MODELSIM软件

2.3.1 Quartus Ⅱ集成开发软件

2.3.2 Modelsim仿真软件

2.4 FPGA开发流程

2.5 本章小结

第三章 图像数据采集、缓存和显示

3.1 ITU-BT．601/656标准

3.2 整体框架：

3.2.1 采集部分

3.2.2 缓存部分

3.3.3 显示部分

3.3.4 各种滤波算法的加入

3.3 本章小结

第四章 图像低通滤波方法与FPGA实现

4.1 本章概要

4.2 噪声

4.3 空间域滤波方法

4.4 快速中值滤波

4.4.1 中值滤波概述

4.4.2 快速中值滤波

4.4.3 快速中值滤波的FPGA实现

4.4.4 实验结果与分析

4.5 改进型高斯滤波

4.5.1 高斯噪声

4.5.2 经典高斯滤波

4.5.3 改进型高斯滤波的FPGA实现

4.6 本章小结

第五章 图像高通滤波方法与FPGA实现

5.1 高通滤波概述

5.2 基于FPGA的图像边缘提取

5.2.1 Sobel算子

5.2.2 Prewitt算子

5.2.3 拉普拉斯算子

5.2.4 三种算子的比较

5.3 实验结果及分析

5.4 本章小结

第六章 基于直方图的图像增强和图像分割

6.1 基于直方图的图像增强

6.2 图像增强的FPGA实现

6.2.1 直方图统计

6.2.2 均衡化运算

6.3 基于直方图的图像分割

6.3.1 图像分割概述

6.3.2 图像分割的FPGA实现

6.3.3 实验结果分析

6.4 本章小结

第七章 总结与展望

7.1 全文总结

7.1.1 软件部分

7.1.2 硬件部分

7.2 研究展望

致谢

参考文献