基于DICE结构的抗辐射移位寄存器设计研究

摘要

微电子技术的迅猛发展和航天科技的进步，互补金属氧化物半导体(CMOS)集成电路(IC)在各种航天器和空间平台中得到了广泛地运用，无论是对设备的控制或者是对数据的存储和处理等，都在很大程度上依赖于 IC，而这些设备所运行的空间环境是一个充满各种离子射线的辐射环境。空间飞行器运行在这样的辐射环境中时，设备中的电子器件就很容易受到各种高能离子的辐射影响，引起其信息处理系统的功能异常甚至是电子器件的损毁，从而大大降低了空间飞行器运行的可靠性。如何提高集成电路在辐射环境下工作的可靠性，成为了一个研究的热点。
　　寄存器作为集成电路中非常重要的存储单元，对辐射效应尤为敏感，对寄存器的抗辐射加固制约着数字存储类和逻辑类集成电路的抗辐射性能。随着航天事业的不断发展，对集成电路的抗辐射性能要求越来越高。双互锁存(DICE)结构单元作为一种抗辐射加固设计方法，目前正被广泛地研究与应用，基于DICE结构的移位寄存器的设计对验证其抗辐射性能起着重要作用。
　　基于上述背景，为了验证DICE结构加固设计方法在抗单粒子辐射方面的有效性，本文立足于0.18μm的商用工艺线，设计了基于DICE结构的1024位移位寄存器，并设计了单粒子辐射效应实验测试系统。具体研究内容包括：
　　对空间辐射环境，集成电路中的各种辐射效应及损伤机理进行了理论分析与研究；针对存储单元尤为敏感的单粒子效应(SEEs)进行了重点地分析研究，并结合PN结和具体的锁存单元来对单粒子效应的影响进行了分析说明；对DICE结构的锁存单元的工作原理及其抗辐射性能进行了仿真研究。
　　分别设计了采用DICE结构加固与采用传统6管结构的1024位的移位寄存器。首先利用软件模拟仿真的方法来进行单粒子辐射效应仿真，对比研究了传统结构D触发器与DICE结构的D触发器的抗单粒子辐射性能，并对时钟树等全局电路的抗辐射加固方法进行了研究。其次在D触发器的基础上设计1024位的移位寄存器，并对所设计的移位寄存器进行了版图加固设计、优化并完成了流片，对芯片功能测试的结果表明，达到了预期的设计效果。最后针对移位寄存器抗辐射实验的需要，设计并构建了抗单粒子辐射实验测试系统。本文对抗辐射存储单元的设计具有一定的参考意义。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究的背景和意义

1.2 抗辐射加固方法概述

1.3 本论文的设计目标

1.4 本论文开展的工作环境

1.5 本论文的主要工作及内容安排

第二章 单粒子效应研究

2.1 单粒子效应形成机理

2.2 单粒子效应对数字电路的影响

2.3 单粒子效应测试方法研究

2.4 本章小结

第三章 抗辐射存储单元研究

3.1 传统存储单元分析

3.2 基于DICE结构的存储单元分析与研究

3.3 存储单元的抗单粒子辐射仿真分析

3.4 本章小结

第四章 抗辐射移位寄存器的设计实现

4.1 抗辐射移位寄存器设计概述

4.2 基于DICE结构的抗辐射移位寄存器电路原理图设计

4.3 基于DICE结构的抗辐射移位寄存器版图设计

4.4 移位寄存器的测试

4.5 本章小结

第五章 单粒子效应测试系统设计

5.1 单粒子效应的测试方法及原理

5.2 单粒子效应测试系统的设计

5.3 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

攻硕期间取得的研究成果