铜互连线电迁移和锡须生长研究

摘要

随着微电子技术的发展，集成电路的特征尺度不断减小，超大规模集成电路（very large scale integrated circuit，VLSI）互连线金属薄膜的横截面积也越来越小，其承受的电流密度急剧增加。目前，金属互连电迁移已成为超大规模集成电路的主要失效机制之一。在器件尺寸向亚微米、纳米发展后，金属互连线的宽度也不断减小，电流密度不断增加，更容易发生电迁移失效。作为电迁移失效范畴内对器件损坏最严重的锡须生长，更是越来越受到人们的关注。
　　本论文分析了铜互连线的电迁移失效形式，设计并制造了气压、温度与电流可控的利用四探针测电阻法测试电迁移的实验平台。提出了可进行连续电迁移实验的表面互连线结构——细互连线与菱形图案依次连接的测试结构，对该结构进行了电迁移测试，测得了厚2um、宽20um、长1000um的铜互连线100小时后的电迁移情况。提出了可在单面直接测量 TSV电迁移的结构——电流流入口、电流流出口、正电压触点与负电压触点均各自分开的可连续测量的菊花链结构，对该结构进行了电迁移测试。提出了通用的电迁移改善措施以及针对TSV电迁移的改善措施。
　　本论文对锡须生长进行了研究，首先制备出八种不同镀层的锡须生长实验样品，然后对其进行了四组对比实验，依次为分析不同镀层对锡须形貌和生长位置的影响，表面氧化层以及表面涂覆层对锡须生长的影响，铜锡镀层以及铜锡合金的电迁移现象和锡须直径大小的控制方法。得出了纯锡镀层锡须生长在镀层表面且多呈细长状，铜锡镀层锡须生长在边缘处且多为束状或小丘，局部有涂覆层的会在没有涂覆层的位置生长锡须且锡须呈扭结状；表面氧化层促进锡须生长，去除表面氧化层的纯锡镀层没有锡须生长；铜锡镀层与铜锡合金的电迁移不需要大电流密度也能发生；设定的孔径接近锡须直径的情况下可以控制锡须的直径。最后分析了锡须表面形貌，得出锡须表面均为条纹状。

目录

封面

声明

中文摘要

英文摘要

目录

1.绪论

1.1 微电子封装及其可靠性

1.2 电迁移研究进展

1.3 锡须生长研究现状

1.4 课题来源以及本文研究内容

2.电迁移测试方法与测试平台

2.1 电迁移测试方法

2.2 电迁移测试平台

2.3 本章小结

3.铜互连线电迁移测试

3.1 实验样品制备

3.2 实验过程与结果

3.3 铜互连线电迁移的改善

3.4 本章小结

4.锡须生长研究

4.1 试验样品制备

4.2 实验条件设置

4.3 实验结果与讨论

4.4 本章小结

5.总结与展望

5.1 全文总结

5.2 今后研究工作建议和展望

致谢

参考文献

附录 攻读硕士学位期间发表的论文及专利