基于对角线冗余和信号时延的硅通孔容错设计

摘要

传统的集成电路将组成电路的各种元件布置在同一个基底上，通过金属互连线传输信号。随着科技的发展，基底上的电路元件密度越来越大，导致了集成电路互连布置复杂，功耗提高等问题，严重制约了集成电路的发展。为了提高集成电路的集成度和性能，业界将目光放在了三维集成电路技术上。通过使用硅通孔作为相邻层芯片间的信号传输通道，三维集成电路具有成倍提高集成度，减少互连线长度，降低信号时延，减小电路功耗，并可以集成异构芯片等优点。然而，由于硅通孔的制造工艺还不是特别完善，不可避免地会在制造过程中发生故障，从而造成整个三维芯片的失效。因此，为了提高三维芯片的良品率，必须对硅通孔进行容错设计。本文针对硅通孔容错设计的研究工作如下:
　　1.针对硅通孔故障，本文提出了一种新的基于对角线冗余的硅通孔修复方案。所提方案将冗余硅通孔布置在硅通孔块的对角线中，将整个硅通孔块划分成两个不相交的子块，使用基于最大流算法的冗余修复算法来确定故障的修复路径。实验结果表明，相比基于路由的修复方案，本文提出的基于对角线冗余的硅通孔修复方案，芯片修复率可以达到98.38％至98.96％，方案造成的面积开销降低了70％左右。
　　2.针对硅通孔不均匀分布和故障聚类分布效应，本文提出了另一种基于信号时延的硅通孔容错方案。所提方案将所有的功能硅通孔按照故障概率和距离约束分组，使用整数线性规划为每组分配合适的冗余硅通孔，在保证容错方案的良品率满足目标良品率约束时，降低容错结构的信号时延。实验结果表明，相比旨在减少硬件开销的容错方案，本方案在付出较小硬件代价时，可以降低约70％由容错结构带来的信号时延。

目录

声明

致谢

摘要

插图清单

表格清单

第一章 绪论

1．1 研究背景

1．2 研究意义

1．3 国内外研究现状

1．4 本文内容概述

第二章 三维集成电路

2．1 三维集成电路发展背景

2．2 三维集成电路制造流程

2．3 三维集成电路堆叠方式

2．4 三维集成电路的良品率损失

2．5 三维集成电路的优点与挑战

2．6 TSVs概述

2．6．1 TSVs制造流程

2．6．2 TSVs故障

2．6．3 TSVs故障分布的聚类效应

2．6．4 TSVs容错现状及成果

2．7 本章小结

第三章 基于对角线冗余的TSVs修复方案

3．1 背景知识

3．2 基于对角线冗余的TSVs修复结构

3．3 TSVs冗余修复算法

3．4 实验结果与分析

3．4．1 修复率分析

3．4．2 面积开销分析

3．5 本章小结

第四章 基于信号时延的TSVs容错方案

4．1 背景知识

4．1．1 TSVs布局方式

4．1．2 信号时延

4．2 基于信号时延的容错方案

4．3 实验结果与分析

4．3．1 硬件开销

4．3．2 信号时延

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况