基于FPGA的FIR数字滤波器算法研究与设计实现

摘要

随着现代电子系统的发展,数字滤波器成为数字信号处理的重要组成部分,尤其是FIR数字滤波器,依靠其良好的线性特性而得到广泛应用。在工程应用中,大多要求信号处理具有高速性、实时性和灵活性,但很多软件和硬件实现方式难以同时达到这些要求。随着可编程逻辑器件的快速发展,现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势,因此,越来越多的电子工程师为达到信号处理的高速性、实时性和灵活性,使用FPGA来实现FIR数字滤波器。
　　 本文研究了基于FPGA的FIR数字滤波器设计。首先介绍了FIR数字滤波器的基本理论、FPGA基本原理以及基于Verilog HDL语言的FPGA设计流程。然后,对基于FPGA的FIR滤波器实现方法进行介绍,并选用分布式算法为滤波器的硬件实现方法。对于分布式算法中查找表规模较大的缺点,本文通过分割查找表、利用FIR线性滤波器的对称性以及利用OBC编码(Offset Binary Coding)改进分布式算法,使得查找表的硬件规模得到极大地减小。最后,设计了一个16阶低通FIR数字滤波器,在设计中采用了层次化、模块化的思想,将整个系统划分为几个小的功能模块,利用Verilog HDL语言进行各个功能模块的设计,通过ISE9.1i软件对各个功能模块进行综合与仿真,最终完成FIR数字滤波器系统的设计,并与Matlab R2009a软件进行系统的协同仿真,对仿真结果进行了分析以验证设计的正确性。
　　 综合与仿真结果表明,通过对分布式算法的改进,查找表的硬件规模极大地减小,且系统能实现设计指标。

目录

文摘

英文文摘

第一章 绪论

1.1 论文背景及意义

1.2 国内外发展现状

1.2.1 数字信号处理的实现方法

1.2.2 FIR数字滤波器的FPGA实现现状

1.3 本文研究内容

第二章 FIR数字滤波器基本原理及FPGA的基本原理

2.1 FIR数字滤波器算法原理

2.2 FIR数字滤波器的结构

2.2.1 直接型FIR数字滤波器

2.2.2 线性相位FIR数字滤波器

2.2.3 级联型FIR数字滤波器

2.2.4 频率采样型FIR数字滤波器

2.3 FIR数字滤波器的设计实现

2.3.1 直接窗函数设计方法

2.3.2 等同纹波设计方法

2.4 FPGA的结构与功能描述

2.5 基于Vedlog HDL的FPGA设计流程

2.5.1 硬件描述语言Verilog简介

2.5.2 FPGA设计流程

2.6 本文使用的调和开发工具

2.7 本章小结

第三章 基于FPGA的FIR数字滤波器算法及改进

3.1 FIR数字滤波器的FPGA算法实现方法

3.1.1 基于乘法器的FIR数字滤波器实现

3.1.2 基于FPGA查找表(LUT)的分布式(DA)算法实现FIR数字滤波器

3.2 实现方法的选择

3.3 分布式算法的改进与优化

3.3.1 用分割查找表方法减小LUT规模

3.3.2 利用线性相位滤波器的对称性减小LUT规模

3.3.3 利用OBC编码(Offset Binary Coding)方式减小LUT规模

3.4 本章小结

第四章 FIR数字滤波器的FPGA设计实现

4.1 FIR数字滤波器的设计指标和参数提取

4.1.1 FIR数字滤波器的设计指标

4.1.2 FIR数字滤波器参数提取

4.2 FIR数字滤波器硬件设计

4.3 FIR数字滤波器各模块实现

4.3.1 输入模块

4.3.2 预相加模块

4.3.3 OBC编码查找表模块

4.3.4 加减模块

4.3.5 移位累加模块

4.3.6 输出模块

4.3.7 控制模块

4.3.8 FIR数字滤波器的顶层设计

4.4 本章小结

第五章 FIR数字滤波器系统的综合与仿真

5.1 FIR数字滤波器系统的综合

5.2 FIR数字滤波器的系统仿真及结果分析

5.2.1 FIR数字滤波器的系统仿真

5.2.2 仿真结果误差分析

5.3 本章小结

第六章 结论与展望

参考文献

攻读学位期间发表论文

致谢