基于65nm CMOS工艺的低功耗触发器设计

摘要

随着CMOS集成电路的不断发展，集成电路的集成度不断增大，时钟频率越来越高，功耗也随着急剧增加。集成电路过高的功耗对设备的散热性能及稳定性提出了更高的要求，各种移动便携式设备的续航能力也受到越来越大的挑战。因此，低功耗设计在超大规模集成电路设计过程中越来越重要。另一方面，随着器件尺寸不断缩小，MOS管不再像理想压控开关那样工作;电路集成度的增大使互连线占的比重越来越大，由互连线带来的信号完整性及功耗问题日益严重。使用多值逻辑或负阻器件减少实现相同功能电路所用的器件数目成为解决问题的有效方法。负阻器件由于其独特的电流-电压特性，大大加强了其所能实现的逻辑功能，有利于减少实现相同逻辑功能电路使用的器件数目，受到越来越多的关注。
　　在超大规模集成电路中，时钟系统的功耗几乎占电路总功耗的三分之一。而在时钟系统中，由触发器及直接驱动触发器的缓冲器产生的功耗约占时钟系统消耗功耗的90％左右。因此，设计具有低功耗性能的触发器对降低整个芯片的功耗具有非常重要的意义。
　　相比主从型触发器，脉冲型触发器结构简单，通常只需要一级锁存器，在功耗及速度方面具有非常大的优势;另外，基于CMOS负阻器件的触发器设计极少。本文主要研究低功耗脉冲型触发器设计及基于CMOS负阻器件的触发器设计。首先，本文基于条件控制时钟技术设计了一种在数据输入信号跳变率较低时具有明显低功耗优势的单边沿脉冲型触发器CCFF。条件控制时钟技术结合了时钟边沿触发控制及门控时钟技术的优点，使CCFF能够在数据输入信号和输出信号相同时封锁时钟信号，抑制不必要的脉冲信号产生，减少了触发器内部节点的冗余跳变，从而大大降低了触发器功耗。其次，本文基于条件控制时钟技术设计了一个具有极低功耗而且非常稳定的单边沿脉冲型电平转换触发器CC-LCFF。CC-LCFF能够在数据输入信号和输出信号相同时封锁脉时钟信号，使脉冲发生器不产生时钟的反相延时信号，避免了触发器的冗余触发，减少了触发器内部节点的冗余跳变，从而大大降低了功耗。最后，本文在分析负阻器件及单双稳态转换逻辑单元MOBILE(MOno-stable BI-stable transition Logic Element)的工作特性基础上，使用基于CMOS工艺的MOS-NDR负阻器件设计了一个时钟上升沿触发的D触发器。
　　基于SMIC65nmCMOS工艺，Hspice(@)后端仿真结果表明:与文献中的同类触发器相比，新设计的CCFF在数据输入信号的开关活动性为10％时功耗优势非常明显，功耗相比减少了42％～71％，而且其性能在不同PVT条件及工艺角下偏差都较小，由于使用条件控制时钟技术，其延时较大，所以CCFF适合用于要求低功耗的非关键路径中;与文献中的电平转换触发器相比，新设计的CC-LCFF在数据输入信号的开关活动性小于80％时功耗都最小，在数据输入信号开关活动性为10％时，功耗相比减少了66％～73％，而且其性能在不同PVT条件及工艺角下都具有较小偏差，因此CC-LCFF非常适合用于低功耗的双电源CVS系统中;基于CMOS工艺MOS-NDR负阻器件设计的D触发器具有正确的逻辑功能，与基于MOS-NDR负阻器件设计的同类触发器相比，提高了输出的稳健性并增强了电路的抗干扰能力。

目录

声明

致谢

摘要

第1章 绪论

1．1 CMOS集成电路的发展

1．2 低功耗技术及负阻器件的研究意义

1．3 论文的研究内容及组织结构

第2章 CMOS触发器

2．1 CMOS电路的功耗及可靠性

2．2 触发器设计方法

2．3 触发器的模拟仿真及性能分析

2．4 本章小结

第3章 低功耗条件控制脉冲型触发器设计

3．1 脉冲型触发器概述

3．2 条件控制脉冲型触发器

3．3 新型条件控制时钟脉冲型触发器

3．4 模拟仿真及分析

3．5 本章小结

第4章 低功耗条件控制脉冲型电平转换触发器设计

4．1 双电源技术

4．2 脉冲型电平转换触发器

4．3 新型条件控制时钟脉冲型电平转换触发器

4．4 模拟仿真及分析

4．5 本章小结

第5章 基于CMOS负阻器件的触发器设计

5．1 负阻器件及其基本电路结构

5．2 基于CMOS负阻器件的触发器

5．3 模拟仿真及分析

5．4 本章小结

第6章 总结

参考文献

作者简历及在学习期间取得的科研成果