射频CMOS低噪声放大器设计及其功耗优化

摘要

射频低噪声放大器（LNA）主要用于对从天线接收到的微弱信号进行放大，提高信号噪声比。作为整个射频接收机的最前端电路，低噪声放大器的噪声系数、增益、线性度将对整个无线通信系统的工作产生极大影响。
　　随着CMOS工艺特征尺寸不断减小，CMOS器件的高频特性也在不断提升，与传统的射频工艺（如砷化镓工艺、双极型半导体工艺等）相比，CMOS工艺变得越来越有竞争力，并且CMOS工艺具有低功耗和高集成度的特点，因此CMOS工艺将是未来芯片的主流发展方向。
　　目前，无线网络技术广泛普及，ISM2.4G公用频段有限的信道资源已消耗殆尽，为了解决2.4G无线网络信道拥挤的难题，IEEE组织不断地推出新的无线通信标准。而其中5G无线通信标准的推出将是解决当前难题的有效方法。
　　本文研究的是基于CMOS工艺的5G频段低噪声放大器设计。使用180nm Chrt18rf工艺，文中详细研究了工艺中所用到的各种器件，并对它们的等效电路模型和噪声机理进行了建模研究，接着还提出了一种比传统计算法更精确和快速的图形辅助低噪声放大器设计法。而且，该方法还可以实现最小噪声和最小反射系数的同时匹配。设计中使用了独立的片上螺旋电感工艺库，大大地提高了片上螺旋电感的品质因数和设计的自由度。
　　本文设计的射频CMOS低噪声放大器，工作频率为5.25GHz，对应的电压增益为15.2dB，噪声系数小于2dB，S11小于-15dB，在1.8V供电电压下电路的功耗小于10mW，1dB压缩点为-18dBm，IIP3为-5dBm。该低噪声放大器电路的性能优良，验证了文中提出的图形辅助设计方法的可靠性和可行性。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1课题的研究背景、现状及意义

1.2无线通信标准的发展

1.3低噪声放大器简介

1.4论文的研究内容及结构安排

第二章 射频接收机

2.1射频集成电路

2.2射频接收机的基本原理

2.3射频接收机的基本结构

第三章 低噪声放大器

3.1电噪声

3.2双端口网络

3.3 LNA结构的选择

3.4低噪声放大器的设计

第四章 低噪声放大器的具体实现

4.1工艺库的安装

4.2晶体管选择

4.3偏置电路设计

4.4稳定性分析

4.5匹配网络

4.6匹配网络的实现

第五章 低噪声放大器版图设计

5.1各种元器件的版图设计方法

5.2版图设计的技巧

5.3完整的版图以及仿真结果

第六章 总结和展望

参考文献

发表论文和参加科研情况说明

致谢