基于FPGA的列车制动试验台模糊PID调节器设计

摘要

在最近几年里中国的高速铁路发展非常迅速,我国高铁事业进入了跨越式的发展时期。伴随着我国高铁列车运行速度的提高,人们对列车的制动系统及其制动材料要求的也提高了。在列车运行中停车制动是最主要和常用的制动方式,所谓停车制动就是指在列车运行过程中减速至停车而采取的制动动作,其按照列车运行的速度以及制动力的大小分为轻停车制动和重停车制动。目前人们主要是采用闸瓦与车轮踏面(闸片与制动盘)之间的摩擦来实现制动的,所以对于制动材料人们的要求就更加严格了,对于制动材料的摩擦系数,磨损速度等等都需要十分了解。为了生产出性能更加好的闸瓦和闸片,就需要对它们进行测试,位于隆昌的铁道部工务器材厂的1:1列车制动试验台就是这种专门的试验设备。
　　 PID控制是迄今为止全世界最通用的控制方法,而模糊PID控制是基于模糊数学,并与传统PID控制有机结合的。与传统控制相比较,模糊PID控制具有它十分明显的优越性,模糊PID的优点是它不要求设计者掌握受控对象的具体而复杂的数学模型,而是根据人工控制规则组织控制决策表,然后采用模糊推理的方法实现PID参数KP、KI、和KD的在线自整定,不仅保持了传统PID控制系统原理简单、使用方便、鲁棒性较强、控制精度高等优点,而且具有模糊控制的灵活性、适应性强等优点。
　　 本文主要介绍了基于FPGA的列车制动试验台模糊PID调节器的实现原理和设计过程。调节器采用FPGA器件作为主芯片,简化了外围硬件电路,节约了成本和优化了设计。同时采用模糊PID控制原理,不需要具体掌握受控对象复杂的数学模型,大大节约了开发时间,同时提高了控制系统的精度。