文摘
英文文摘
独创性声明和关于论文使用授权的说明
术语说明
第一章引言
1.1微电子技术的发展趋势
1.1.1深亚微米技术
1.1.2系统芯片技术
1.2宽带接入技术与以太网
1.2.1以太网技术
1.2.2虚拟局域网VLAN技术
1.2.3基于以太网的宽带接入技术
1.3论文的选题背景
1.4论文的研究工作
1.5论文的组织结构
第二章三端口以太网接口模块IP核结构设计研究
2.1三端口以太网接口模块概述
2.1.1涉及的IEEE标准
2.1.2三端口以太网接口模块的功能要求
2.1.3外部接口信号
2.2交换结构分析
2.2.1共享媒体交换结构
2.2.2共享存储器交换结构
2.2.3专用输出缓冲交换结构
2.2.4空分交换交换结构
2.2.5分析与比较
2.3 OSMSFV：一种改进型共享存储器交换结构
2.3.1 OSMSFV交换结构
2.3.2描述符环
2.3.3两种共享存储器交换结构的对比
2.4三端口以太网接口模块的总体设计
2.4.1三端口以太网接口模块对VLAN协议的支持考虑
2.4.2三端口以太网接口模块的结构设计
2.5本章总结
第三章以太网端口的工程设计研究
3.1 ENET端口的顶层设计
3.2 EIM DMA设计
3.2.1 EIM DMA的整体结构
3.2.2接收DMA的状态机设计
3.2.3发送DMA的状态机设计
3.2.4优先级处理机制
3.3 ENET接收部分
3.3.1地址比较
3.3.2 VLAN帧处理机制
3.4 ENET发送部分
3.4.1 ENET发送部分的结构
3.4.2模块简述
3.5流量控制的实现
3.5.1 IEEE 802.3X流量控制标准
3.5.2接收队列伸缩缓冲流量控制方法
3.6本章总结
第四章以太网状态机设计研究
4.1控制类电路的设计方法
4.1.1组合逻辑(硬连逻辑)控制器
4.2.2微程序控制器
4.2以太网状态机的总体设计
4.2.1设计方法选择
4.2.2总体结构
4.3以太网状态机的工作流程
4.4内部寄存器以及控制信号的设计
4.5微码格式设计
4.5.1转移指令格式
4.5.2等待指令(存储器访问指令)格式
4.5.3操作指令(正常指令)格式
4.6程序计数器、指令寄存器模块和控制单元的设计
4.6.1程序计数器
4.6.2指令寄存器模块
4.6.3控制单元
4.7 CoreBus接口
4.7.1ESM寄存器
4.7.2微码存储器接口
4.8逻辑单元的设计
4.8.1接收队列的状态转移及StateReg模块设计
4.8.2动态优先级控制技术及CurRx模块设计
4.9局部总线接口
4.10性能估计
4.11本章总结
第五章以太网状态机的验证方法研究
5.1引言
5.2以太网状态机及其验证要求
5.2.1系统结构
5.2.2工作流程
5.2.3静态验证
5.3正交试验设计法基本理论
5.3.1因素与水平的定义
5.3.2正交试验设计
5.3.3水平数不等的正交试验
5.4单包交换的验证方法
5.4.1实验设计方法的选择
5.4.2单包交换的因素与水平
5.4.3包交换过程的正交试验设计
5.5接收端口的状态图分析
5.5.1状态定义
5.5.2端口状态图
5.5.3状态图分析
5.5.4分析结论
5.6以太网状态机验证方案
5.6.1单路单包验证
5.6.2单路多包验证
5.6.3多路单包验证
5.7本章总结
第六章三端口以太网接口模块IP核的验证
6.1验证环境概述
6.2 ENET端口的激励产生
6.3虚拟CPU端口的模拟
6.4验证过程
6.4.1 EIM的初始化及工作流程
6.4.2以太网端口初始化及工作流程
6.4.3验证过程的自动化
6.5可综合性测试
6.6本章总结
第七章IAD专用SoC的研制
7.1 SOC的设计方法
7.2 SOC中IP核的互连
7.2.1片上总线的层次结构
7.2.2片上总线的分类
7.2.3 AMBA互连技术
7.3 SoC芯片ZCP310A的设计研究
7.3.1设计方法的选择
7.3.2片上互连标准的选择
7.3.3芯片方案
7.3.4地址空间分配
7.4本章总结
第八章总结与展望
8.1全文总结
8.2展望
参考文献
致谢
附录
个人简历
研究成果
学术论文
