...
机译:基于端口顺序故障模型的SoC设计验证的自动互连整流
Dept. of Electron. Eng., Nat. Chiao Tung Univ., Taiwan, Taiwan;
system-on-chip; integrated circuit design; circuit layout CAD; integrated circuit interconnections; fault diagnosis; formal verification; automatic interconnection rectification; SoC designs; design verification; port order fault model; embedded core;
机译:使用端口顺序故障模型的SoC设计验证的自动形态生成验证模式
机译:基于新的断言方法,以验证数字和混合信号验证流中的混合信号SOC设计
机译:通过正式验证进行SoC互连保护
机译:在基于端口顺序故障模型的SoC设计验证中为数据路径元素生成最小模式集时
机译:多级互连网络:建模,性能分析,设计和故障定位(计算机体系结构,并行处理)
机译:基于瞬态杂散磁通量分析的感应电动机机电故障自动检测智能传感器
机译:基于端口顺序故障模型的SoC设计验证的自动互连整流
机译:多级互连网络的随机建模和分析能够有效利用冗余度进行容错设计。