动态随机存储器(DRAM)的BIST设计研究

摘要

DRAM产品被视为半导体工业的技术引擎,因此,高质量的测试策略显得尤为重要。BIST(Built-In Self-Test,内建自测试)作为一种可以全速测试的DFT(Design For Testability,可测性设计)解决方案被广泛应用于存储器测试。March测试算法因其较高的故障覆盖率及较低的复杂度而成为存储器测试的常用算法。
　　本文在认真研究了DRAM故障模型和March算法的基础上,设计了两种指令编码规则,一种是为了实现对面向DRAM特有故障的测试算法的编码,另一种则是为了实现对面向存储器普通故障的测试算法的编码。
　　本文设计了一种基于指令的DRAM BIST控制器,该控制器能够兼容两种指令编码,以满足对DRAM中特有故障和存储器普通故障的测试。它有四种工作模式,每种工作模式适合不同的测试要求。
　　为了支持不同算法及不同类型DRAM的测试,本文以DRAM BIST控制器为基础设计了一个DRAM BIST IP核自动生成系统,该系统能够根据用户定义的相关参数自动生成DRAM BIST IP软核,以满足不同的测试需要。
　　经实验表明,本文设计的DRAM BIST IP核能够实现对DRAM中存在的特有故障以及存储器普通故障的测试,基本达到实用化的程度,具有较好的应用前景。

目录

封面

声明

中文摘要

英文摘要

目录

缩略术语索引

第一章 引言

§1.1 DRAM BIST 研究背景

§1.2 本文的主要工作

第二章 DRAM故障模型分析

§2.1 DRAM结构

§2.2 DRAM故障模型

§2.3 小结

第三章 测试算法选择

§3.1 DRAM特有故障的测试算法

§3.2 DRAM中存储器普通故障的测试算法

§3.3 面向“字”的测试算法

§3.4 小结

第四章 DRAM BIST IP核的设计与实现

§4.1 DRAM BIST IP核的端口定义

§4.2 BIST控制器的结构设计

§4.3 BIST控制器的工作流程设计

§4.4 算法状态机设计

§4.5 BIST控制器指令编码设计

§4.6 DRAM BIST IP核的程序设计

§4.7 小结

第五章 DRAM BIST IP核自动生成系统

§5.1自动生成系统功能设计

§5.2 自动生成系统软件设计

§5.3 小结

第六章 DRAM BIST IP核的测试验证

§6.1 测试目标选择

§6.2 测试验证

§6.3 小结

第七章 结束语

致谢

参考文献

附录A DRAM BIST IP核部分程序代码

附录B DRAM BIST IP核验证板原理图及PCB图

附录C DRAM BIST IP核验证板图