流水线模数转换器行为级建模与数字校准算法研究

摘要

近年来，高速高精度流水线模数转换器(PipelineADC)被广泛应用于无线通信、移动多媒体等领域，是模数混合电路的研究热点。随着CMOS工艺中单管特征尺寸和电源电压的下降，设计高增益运算放大器很困难。考虑到其它模拟误差，数字校准算法被认为是提高ADC转换精度的关键技术。
　　 首先在Simulink中建立流水线ADC的行为模型，以仿真各种误差条件下校准算法的性能。然后，基于一般性校准原理重点研究用低速、高精度ADC提供参考信号校准高速、低精度ADC的方案。
　　 为提高低速ADC的精度，将应用于1比特/级的Offline算法移植到1.5比特/级，更好地消除了比较器失调电压的影响。增加冗余级使算法后台运行跟踪误差变化；同时引入增益补偿算法提高更新权重过程中输出码字的线性度。
　　 推导消除各种传统误差的校准模块结构和基于高精度参考信号估计权重的最小均方差(LMS)算法。增加非线性项消除低增益运放的非线性效应，在理论上证明该方法的可行性，并设计了逐级收敛权重的LMS算法。为后台更新权重，以最小化输出码字的差值和最大化特性曲线的线性度为目标设计两种并行收敛的LMS算法。此外，分析了下采样倍数对收敛性能的影响、快慢时钟同步、去除采样保持放大电路等关键问题和解决方案。
　　 Offline算法校准后，14比特ADC的SFDR性能从56 dB提高到99 dB，INL和DNL分别从50 LSB和1.3 LSB降低到1.4 LSB和0.4 LSB。通过该算法校准的低速ADC提供参考码字，10倍下采样且非线性效应的最大幅度为输出满幅度的5％时，12比特的高速ADC通过线性项校准后SFDR性能从35 dB提高到75 dB，收敛第1级的非线性项的权重后提高到85 dB以上。

目录

文摘

英文文摘

论文说明：图表目录、缩略词表

声明

第一章引 言

1.1 研究意义

1.2国内外研究现状

1.3研究目的与思路

1.4论文结构与安排

第二章流水线ADC行为级建模

2.1 行为级模型简介

2.1.1行为级模型的原理与意义

2.1.2基于SIMULINK的行为级建模方法

2.2流水线ADC系统和关键单元行为级模型

2.2.1流水线ADC系统结构简介

2.2.2 SHA电路误差分析与行为级模型

2.2.3子ADC电路误差与行为级模型

2.2.4 MDAC电路误差与行为级模型

2.2.5基于冗余码的校准模型

2.3 ADC性能指标与测试原理

2.3.1 ADC性能指标

2.3.2性能指标测试方法

2.4一种14比特ADC的行为级模型与性能验证

2.4.1“4+8×1.5+3”结构流水线ADC的SIMULINK行为级模型

2.4.2仿真性能验证

2.5本章小结

第三章数字校准算法简介

3.1数字校准的功能

3.2一般性校准模型与设计方法

3.3基于参考信号校准的研究现状

3.4一种数字校准算法研究实例

3.5本章小结

第四章　Offline算法及其改进

4.1 前台Offiine算法与性能验证

4.1.1 1.5比特／级的前台Offline算法

4.1.2性能仿真验证

4.2后台Offline算法与性能验证

4.2.1 基于冗余级的后台Offiine算法

4.2.2性能仿真验证

4.3本章小结

第五章 基于LMS的后台数字校准算法研究

5.1 自适应系统简介

5.2 LMS算法及在数字校准中的应用

5.3消除ADC中传统误差的研究

5.4消除运算放大器非线性误差的研究

5.4.1 消除运算放大器非线性误差的校准模型

5.4.2逐级收敛权重的LMS算法

5.4.3两种并行收敛权重的LMS算法

5.5仿真验证

5.5.1仿真平台设计

5.5.2仿真结果与分析

5.6其它若干重要问题探讨

5.6.1 下采样倍数对收敛性能影响

5.6.2快慢时钟同步研究

5.6.3去掉高速ADC的SHA电路的研究

5.7本章小结

第六章总结与展望

6.1 总结

6.2展望

致 谢

参考文献

个人简历

攻读硕士学位期间的研究成果