2.7GHz高速接口电路的ESD电路设计及仿真分析

摘要

随着技术的进步，工艺的改进，一方面集成电路的集成度越来越高，另一方面芯片之间数据传输的速度也越来越快。工艺的进步，使得芯片的尺寸越来越小，介质氧化层越来越薄，结深越来越浅，而静电并不会因为这些改变而减弱，从而会造成芯片承受静电的能力越来越差。在每年失效的大量芯片中，由静电放电所引起的占据了一半的比例。因此集成电路的可靠性在很大程度上依赖于静电放电保护电路的性能。对于深亚微米的集成电路设计来说，设计出有效的ESD保护电路变得尤为重要。
　　半导体器件的制造和芯片级的测试，极大程度上依赖于精密的设备。众所周知，微电子行业的相关设备价格昂贵，测试需要的各种损耗品也价格不菲，而借助软件对器件进行模拟分析，可以快速精确的得到器件的各种性能，而且可以对器件结构进行优化，以获得更加理想的特性，从而降低研发费用。常用的有电路级仿真工具Hspice和器件级仿真工具MEDICI。
　　基于高速串行SerDes接口，设计出了具有高速性能的ESD保护电路。采用台积电（TSMC）0.13μm工艺，实现了一种既能满足2.7Gbps高速的要求，又能满足耐压达2000V的ESD保护电路。在设计中对于高速的要求是通过建立Hspice模型，使用Hspice在正常输入信号的情况下进行仿真，在高速方面得到了理想的结果；对于耐压的要求，则是通过二维器件仿真工具MEDICI从器件角度来仿真验证的。通过建立器件模型，并对器件模型进行优化，对于人体模型达到了耐压2000V的要求。
　　本文设计的ESD保护电路既实现了2.7Gbps的高速要求，也实现了耐压2000V的要求，满足了芯片正常的使用的要求。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 课题研究的背景

1.2 国内外研究的现状

1.3 论文的主要工作和内容安排

第二章 静电放电保护的基本原理及结构

2.1 ESD保护的基本原理

2.2 常用的ESD保护器件

2.3 常用的静电放电保护结构

第三章 静电放电模型及静电放电测试

3.1 静电放电模型及工业标准

3.2静电放电的测试组合

3.3静电放电敏感度分类

第四章 Hspice和Medici软件介绍

4.1电路仿真软件Hspice介绍

4.2 半导体器件仿真工具MEDICI

第五章 高速ESD保护电路的仿真和分析

5.1影响ESD速度的因素

5.2高速ESD保护电路的结构

5.3 Hspice仿真及分析

5.4. MEDICI仿真和分析

第六章 电路和版图设计需要注意的事项

6.1 ESD电路设计要注意的事项

6.2 版图参数对ESD保护器件性能的影响

第七章 结论与展望

7.1 论文的结论

7.2 对未来工作的展望

致谢

参考文献