直接数字频率合成器的低功耗VLSI实现

摘要

该文对于通信系统中应用广泛的直接数字频率合成器(DDFS)做了介绍和综述,快速的频率转换,较高的频率分辨率和较好的频谱特性使其得到了广泛的应用.但传统的基于ROM的DDFS具有较高的功耗,该文对降低DDFS的功耗,使其适用于无线通信系统做出了探讨与研究.提出了一种新的DDFS系统设计方法,并在降低系统复杂性与功耗、优化输出信号性能上进行了权衡.设计了一种用正弦函数分段线性近似算法实现相位一幅度转换模块的DDFS结构,从硬件和输出频谱特性两方面进行分析,给出了这一算法的参数选取的原则.通过选取合适的参数,实现了低功耗DDFS的VLSI结构,该结构完全采用数字电路,并且没有ROM和乘法器等电路,因而适用于要求低功耗及高集成度的混合通信系统.实现了一个基于八分段线性近似的低功耗DDFS,该结构获得了60dB的SFDR.用Verilog HDL对系统进行了仿真验证,并使用0.35um CMOS工艺库,对电路进行了综合.仿真结果表明,电路在100MHz的系统时钟频率下能正常工作,电路规模为0.043mm<'2>,功耗为3.66mW.实验结果显示基于这一算法的DDFS在系统复杂性和功耗上相比过去已有的设计具有更大的优势,并且满足了数字无线通信电路的基本要求.

目录

摘要

Abstract

1.绪论

1.1.频率合成技术的发展与应用

1.2.基本频率合成技术及其主要技术指标

1.2.1.主要技术指标

1.2.2.直接频率合成(DS)技术

1.2.3.间接频率合成(IS)技术

1.2.4.直接数字频率合成(DDFS)技术

1.2.5.三种频率合成技术的特点及性能比较

1.3.研究DDS技术的必要性

2.直接数字频率合成器的原理与结构

2.1.基于查表方式的直接数字频率合成器

2.1.1.利用正弦函数的对称性

2.1.2.幅值相位差算法

2.1.3.Sunderland结构

2.1.4.Nicholas结构

2.2.基于函数计算的直接数字频率合成器

2.2.1.基于CORDIC算法的DDFS

2.2.2.基于级数近似的DDFS

2.2.3.基于复数乘法的DDFS

3.低功耗直接数字频率合成器的设计实现

3.1.低功耗的设计考虑

3.2.低功耗实现相位-幅度转换的结构

3.2.1.正弦函数的分段线性近似算法

3.2.2.用分段线性近似实现相位-幅度转换的系统结构

3.3.分段线性近似算法参数选取的复杂性

4.直接数字频率合成器的频谱特性分析

4.1.基本的DDFS频谱分析

4.1.1.理想DDFS与实际DDFS的频谱

4.1.2.实际DDFS中的噪声来源

4.1.3.DDFS中杂散信号的频谱分析

4.2.低功耗DDFS的频谱分析

4.2.1.分段线性近似结构的输出频谱分析

4.2.2.输出频谱的SFDR分析

4.2.3.分段线性近似结构的参数选取方法

5.基于分段线性近似的低功耗DDFS

5.1.低功耗DDFS的设计步骤

5.2.基于分段线性近似的低功耗DDFS实现

5.2.1.基于分段线性近似DDFS的一般结构

5.2.2.基于分段线性近似DDFS的设计实例

5.2.3.基于分段线性近似DDFS的实现与模拟

5.3.低功耗DDFS与其它设计实例的比较

6.结论

参考文献

致谢

论文独创性声明和论文使用授权声明