首页> 外文OA文献 >Low Power VLSI Implementation of Convolution Encoder and Viterbi Decoder using Verilog HDL

【2h】

Low Power VLSI Implementation of Convolution Encoder and Viterbi Decoder using Verilog HDL

机译：低功耗VLSI使用Verilog HDL实现卷积编码器和Viterbi解码器的实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Dasari Ramanna;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. FPGA Implementation of High Speed and Low Power Viterbi Decoder Using Reverse Algorithm of Convolution Encoder [J] . Ramesh K, Sudha S Journal of computational and theoretical nanoscience . 2017,第12期

机译：FPGA使用卷积编码器的反向算法实现高速和低功耗维特比解码器
2. An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive Templates [J] . T. KalavathiDevi, SakthivelPalaniappan ScientificWorldJournal . 2015,第3期

机译：使用准延迟不敏感模板实现的维特比解码器的异步低功耗和高性能VLSI架构
3. FPGA IMPLEMENTATION OF HIGH SPEED AND LOW POWER VITERBI ENCODER AND DECODER [J] . M.GAYATHRI, D.MURALIDHARAN International Journal of Engineering and Technology . 2013,第2期

机译：高速，低功耗维特比编码器和解码器的FPGA实现
4. Implementation of Convolutional encoder and Viterbi decoder using Verilog HDL [C] . Kavinilavu V., Salivahanan S., Bhaaskaran V. S. Kanchana, 2011 3rd International Conference on Electronics Computer Technology . 2011

机译：使用Verilog HDL实现卷积编码器和Viterbi解码器
5. VLSI Implementation of a Low Power, High Energy Efficient, Quasi-ML Fixed Complexity Sphere Decoder for MIMO Communication Systems. [D] . Lee, Kelvin Kuang-Chi. 2010

机译：用于MIMO通信系统的低功耗，高能效，准ML固定复杂度球形解码器的VLSI实现。
6. Deep Ensemble of Weighted Viterbi Decoders for Tail-Biting Convolutional Codes [O] . Tomer Raviv, Asaf Schwartz, Yair Be’ery 2021

机译：用于尾纹卷积码的加权维特比解码器的深组合
7. Verilog based efficient convolution encoder and viterbi decoder [O] . Md. Abdul Rawoof, Umasankar Ch., D. Naresh Kumar, 2019

机译：基于Verilog的高效卷积编码器和维特比解码器

Low Power VLSI Implementation of Convolution Encoder and Viterbi Decoder using Verilog HDL

著录项

引文网络

相似文献

相关主题

期刊订阅