SoC设计中的功耗问题及评估方法的研究

摘要

本文以降低D-Cache的功耗为目标，介绍和总结了国外最新最前沿的低功耗设计的思想，并提出自己的优化方案——一种有效的可重构的低功耗D-Cache(简称ERLPD-Cache，EfficientReconfigurableLow-PowerDataCache)，实验表明，ERLPD-Cache虽然在性能方面有11％左右的延迟增加，但是在能耗和平均功耗中降低了30％左右，且能耗×延迟指标提高了20％，说明本文的方案在功耗和性能之间的权衡中取得了很好的结果。论文第一章着重介绍了功耗问题所带来的挑战以及低功耗设计和评估技术的纵览；第二章着重介绍了低功耗设计中需要的基本知识，并对功耗问题的解决方案进行了分类和简介；第三章详细介绍了现阶段国外在低功耗设计方面所采用的方案，并对各种方案的侧重点和优缺点等特性作了总结，同时，本章还详细介绍了多种功耗模拟、建模和评估的方法，并作了详细的对比和分析；第四章提出了数据局部性和高频率数据局部性的特点，并讨论了如何有效地利用高频率数据局部性对程序的内存访问进行优化设计；第五章结合数据局部性和高频率数据局部性的特点，提出了ERLPD-Cache的原理和实现，从体系结构—＞读写模式—＞　　复旦大学硕士学位论文功能模块设计—＞实验评估各方面作了详细的说明，并给出了实验结果和结论。第六章总结全文和展望未来的工作。

目录

摘要

第一章概述

1.1功耗问题带来的挑战

1.2低功耗设计技术纵览

1.3评估技术

第二章研究背景和相关工作

2.1基本的功耗知识

2.1.1CMOS电路中的功耗模型

2.1.2其它的相关指标

2.2功耗问题的解决方案

2.2.1逻辑设计级

2.2.2架构设计级

2.2.3操作系统级

第三章低功耗体系结构设计和评估技术

3.1低功耗体系结构设计领域中的相关工作

3.1.1高层技术

3.1.2底层技术

3.2功耗模拟评估方法及比较

3.2.1评估方法概论

3.2.2性能模拟器

3.2.3功耗模拟器的实现

3.2.4功耗模拟器的比较

第四章高频率数据局部性的研究

4.1什么是高频率数据局部性?

4.2高频率数据的特点

4.2.1内存中的高频数据集

4.2.2高频率数据的时间分布

4.2.3高频率数据的空间分布

4.3寻找高频率数据

第五章一种有效的可重构低功耗D-CACHE设计

5.1体系架构

5.2应用模式

5.2.1应用模式1－数据读操作

5.2.2应用模式2－数据写操作

5.2.3模块活动流程图

5.3功能模块设计

5.3.1FVF

5.3.2可配置结构

5.3.3CCDS

5.4实验评估

5.4.1实验参数

5.4.2Benchmark

5.4.3实验结果及分析

5.5结论

第六章总结和展望

参考文献

附录一硕士期间发表的论文和参加的科研项目

附录二相关的英文缩写词索引表

致谢

论文独创性声明和使用授权声明