FPGA评估系统布局布线模块设计

摘要

在SOC(片上系统)中嵌入FPGA(可编程逻辑器件)IP核具有极广泛的应用。但如何设计出适用于相关应用领域的FPGA结构，使整个系统工作于最佳状态是系统设计的一大难点。 本文致力于开发出适合于某领域电路的可编程IP核。为此，FPGA评估系统应势而生，目的在于针对某类特定领域电路，找到最合适的FPGA结构。 结构的灵活性，对FPGA评估系统提出了新的挑战。和普通可编程逻辑器件的商业软件系统不同，FPGA评估系统需要对各种规模、结构不同的FPGA芯片结构进行建模处理，处理的对象更加灵活。在处理时，FPGA评估系统必须得到公正的评估结果。因此，FPGA评估系统应该采用与FPGA具体结构无关的算法，并且使评估结构尽可能公正。本文根据通用公正的原则对FPGA评估系统的框架进行设计，并初步实现原型系统。 本文对各种FPGA结构进行抽象建模，对布局布线软件VPR的FPGA结构模型进行扩展，提出一套更完整的FPGA结构描述方法，从而可以灵活地支持规模、结构不同的各种FPGA结构。利用本文开发的通用布局布线模块，用户可以找到对应于一系列电路的最好的布线资源结构。测试表明，对VPR模型的扩展使得软件能更精确地描述商用的FPGA结构。 为了处理层次化FPGA结构，本文在前人划分工作的基础上，针对特定的层次化FPGA模型，提出了一种改进的划分算法。该算法将模拟退火算法与ratio—cut思想结合，确定多层多划分的规模后，在不影响规模的情况下进行多分优化，实现更好的划分结果，从而提高FPGA芯片的利用率，进而优化整个芯片的性能。实验结果证明，划分算法性能优异，能取得较好结果。 同时，本文在规划(F100rplanning)问题的基础上考虑FPGA宏模块布局问题，通过合理的目标函数和处理方法来解决，并提出了一种描述FPGA宏模块内布线资源的方法。结果证明，本文的方法可以较好地处理FPGA宏模块布局布线问题，并能取得令人满意的结果。 此外，本文还开发了一套EDIF编译器。测试结果表明，EDIF编译器运行结果正常。

目录

文摘

英文文摘

第一章引言

第二章FPGA评估系统

第三章划分算法

第四章FPGA宏模块布局

第五章FPGA布局布线模型

第六章编译器

第七章总结与展望

参考文献

科研成果

致谢

论文独创性声明及使用授权声明