首页> 外国专利> SEMICONDUCTOR DEVICE AND A METHOD FOR DESIGNING A WIRING LAYOUT BY USING A PROGRAM DEVICE FOR A FPGA(FIELD PROGRAMMABLE GATE ARRAY)

SEMICONDUCTOR DEVICE AND A METHOD FOR DESIGNING A WIRING LAYOUT BY USING A PROGRAM DEVICE FOR A FPGA(FIELD PROGRAMMABLE GATE ARRAY)

机译:半导体器件和通过使用用于FPGA的程序设备设计布线布局的方法(现场可编程门阵列)

摘要

PURPOSE: A semiconductor device and a method for designing a wiring layout are provided to improve a ground property and a power source by arranging a first and second voltage distribution layer in a second redistribution area and an LSI(Large Scale Integration) core.;CONSTITUTION: An LSI(Large Scale Integration) substrate(1) is arranged in a center on a semiconductor substrate. A second redistribution layer(1a2) is arranged on the LSI substrate. The second redistribution layer includes a redistribution line which is connected to a first pad electrode. A plurality of ball electrodes(2b,2c) is arranged on the second redistribution layer. A first redistribution layer(3) electrically connects a LSI core unit and the first pad electrode.;COPYRIGHT KIPO 2012
机译:用途:提供一种半导体器件和一种用于设计布线布局的方法,以通过在第二重新分布区域和LSI(大规模集成电路)核心中布置第一和第二电压分布层来改善接地特性和电源。 LSI(大规模集成电路)基板(1)在半导体基板的中央配置。在LSI衬底上布置第二重新分配层(1a2)。第二重新分配层包括连接到第一焊盘电极的重新分配线。在第二再分布层上布置有多个球形电极(2b,2c)。第一重新分布层(3)将LSI核心单元和第一焊盘电极电连接。; COPYRIGHT KIPO 2012

著录项

  • 公开/公告号KR20120012376A

    专利类型

  • 公开/公告日2012-02-09

    原文格式PDF

  • 申请/专利权人 KABUSHIKI KAISHA TOSHIBA;

    申请/专利号KR20110023741

  • 发明设计人 IKUMA HIDEAKI;OOWAKI YUKIHITO;SETA SHOJI;

    申请日2011-03-17

  • 分类号H01L23/48;H01L21/60;H01L23/12;

  • 国家 KR

  • 入库时间 2022-08-21 17:10:41

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号