沟槽栅MOSFET芯片级失效分析的研究

摘要

沟槽栅金属-氧化层-半导体-场效晶体管（Metal-Oxide-SemiconductorField-Effect Transistor，简称MOSFET）是中低电压电源应用的首选功率器件，其特点是把栅极嵌入到器件结构的沟槽区域中。
　　本文针对沟槽栅MOSFET的芯片级失效分析进行研究，重点阐述适用的完整失效分析流程和先进的分析技术与方法，并对各种失效现象进行了机理分析，提出改善方案。1.多晶硅残留引起栅源电流短路，失效机理为刻蚀多晶硅机台作业时，异常颗粒从腔体掉落，阻挡刻蚀的展开，形成多晶硅残留，并与后续同位置的源极接触孔短接。改善措施为增加刻蚀后晶圆片颗粒监控频度;收紧掉落颗粒上限值。2.引起源漏电流漏电现象有多种，其中一个是芯片边缘色差，失效机理为源极注入步骤的光刻胶部分脱落，形成额外注入层，导致源漏短接。改善措施为延长涂布六甲基二硅胺时间，可以避免光刻胶脱落。3.晶格位错引起阈值电压失效，失效机理为高温炉管生长静电释放结构垫层氧化膜工艺诱发晶格位错。改善措施为该氧化膜改成低温炉管生长。4.引起源漏击穿电压偏低现象有多种，其中一个是铝尖刺，失效机理为钛/氮化钛阻挡层均匀性差，后续淀积铝时，铝钻入疏松处，与硅反应成尖刺状合金。改善措施为钛/氮化钛阻挡层改为使用金属有机化合物化学气相沉积工艺生长。5.接触孔位置偏移引起导通电阻超出规格范围，失效机理为接触孔光刻位置对偏，后续自对准离子注入受影响偏移，源极接触孔左右2个MOSFET的导通电阻因此变化，导致导通电阻失效。改善措施为优化光刻条件，缩小光刻偏移量规格。
　　分离栅沟槽MOSFET是在沟槽栅MOSFET基础上提出的改进型器件，其工艺比普通沟槽栅MOSFET多了几道多晶硅工艺步骤，本文对分离栅沟槽MOSFET在研发、风险投片阶段的失效分析做了一定的研究，其主要失效模式是栅源电流短路。1.栅极多晶硅残留引起的失效机理为湿法刻蚀氧化层时产生一定的横向刻蚀，导致后续同一位置的栅极多晶硅刻蚀不充分，有部分残留与源极接触孔短接。改善措施为减少源极接触孔与源极多晶硅连出区光刻掩膜重叠部分，缩短源极接触孔长度。2.沟槽台阶损伤引起的失效机理为沟槽上的膜层过刻蚀，把沟槽台阶边缘的硅暴露出来，后续刻蚀源极多晶硅时，暴露的台阶硅表面一并被刻蚀，造成台阶下陷损伤。改善措施为删除第一层牺牲氧化层工艺步骤，并减少氮化硅过刻蚀量。3.二层多晶硅之间的氧化层过薄引起的失效机理为该氧化层过刻蚀，导致后续栅极多晶硅填充过多，刻蚀不充分，形成残留与源极多晶硅接触孔短接。改善措施为优化二层多晶硅之间的氧化层和栅极多晶硅刻蚀条件。
　　通过本文对沟槽栅MOSFET失效分析的整理归纳，对失效分析有了更全面完整的认识，为以后沟槽栅MOSFET及其他半导体器件失效分析、良率改善和提高产品生产质量的实施给予了一定的指导意义。

目录

摘要

第一章 引言

1．1 集成电路的发展现状

1．2 功率半导体器件的发展现状

1．3 功率MOSFET的发展现状

1．4 失效分析

1．5 选题的依据与意义

第二章 沟槽栅MOSFET基本原理与工艺介绍

2．1 沟槽栅MOSFET的结构和工作原理

2．2 沟槽栅MOSFET元胞结构

2．3 沟槽栅MOSFET的特性参数

2．4 沟槽栅MOSFET工艺流程

第三章 失效分析技术与设备简介

3．1 失效分析目的与意义

3．2 失效分析流程

3．3 芯片级失效分析的分类

3．4 失效分析设备

第四章 沟槽栅MOSFET芯片级失效分析

4．1 多晶硅残留引起IGSS失效

4．2 芯片边缘色差引起VTH／IDSS失效

4．3 晶格位错引起VTH失效

4．4 接触孔刻蚀过深引起IDSS失效

4．5 铝尖刺引起BVDSS失效

4．6 多晶硅空洞引起BVDSS失效

4．7 接触孔位置偏移引起RDS(ON)失效

4．8 异常注入层引起IDSS失效

第五章 分离栅沟槽MOSFET芯片级失效分析

5．1 分离栅沟槽MOSFET结构

5．2 分离栅沟槽MOSFET工艺流程

5．3 栅极多晶硅残留引起IGSS失效

5．4 沟槽台阶损伤引起IGSS失效

5．5 二层多晶硅之间的氧化层过薄引起IGSS失效

第六章 总结

参考文献

致谢

声明