数模混合集成电路中ESD的特性研究与设计

摘要

ESD（静电放电）是影响集成电路可靠性的主要因素之一，存在于生产到使用的每一个环节，已经成为开发新一代工艺技术的难点。ESD防护设计和工艺条件密切相关。只有对ESD损伤失效物理机制和工艺条件有一个好的理解，才能设计出好的防护结构。 论文从器件的物理基础入手，研究了器件损伤的物理机制。分析认为雪崩热空穴注入栅氧化层，产生界面态和大量中性陷阱，引起阈值电压增大，亚阈值电流减小，造成关态漏泄漏电流的退化。同时发现器件内部温度越高，MOSFET栅氧化层注入机制就越强，引起的损伤也就越大。 论文结合实际工艺，对比了0．18μmCMOS工艺下Silicide和Non-Silicide工艺技术，发现使用了Non-Silicide工艺技术的器件，当漏端镇流电阻变大，增强了插指晶体管的导通均匀性，并使得主要电流泄放通路远离Si-SiO2表面，有利于器件热量的散发；DCGS（Drain Contact to Gate Space）的增加可以提高漏端镇流电阻；而SCGS（Source Contact to Gate Space）增大时，源端镇流电阻的增大对ESD影响有限。这为后续的电路和版图设计提供了合理的物理基础。 论文从输入、输出、电源和地、多电源以及全芯片角度，系统、全方位的设计了一款ADC（Analog to Digital Converter），芯片的ESD防护电路，并创新性的设计了电源到地之间的电路结构。该电路在检测电路部分加了一个NMOS反馈器件，同时在检测电路的下一级使用了动态传输结构。反馈器件能够提高电路中各器件工作状态的转换速度，使得保护电路能够及时关闭，避免箝位器件栅极电流保持过长时间，保护了箝位器件的栅极。研究结果证明了这种新型保护电路的有效性。

目录

文摘

英文文摘

声明

第一章 绪论

1.1 ESD研究的现状以及必要性

1.1.1 ESD技术的发展

1.1.2国内外研究现状

1.2论文主要的工作

第二章ESD测试模型以及失效种类

2.1 ESD模型分类

2.1.1人体放电模型(Human-Body Model,HBM)

2.1.2机器放电模型(Machin Model,MM)

2.1.3器件充电模型(Charged-Device Model,CDM)

2.1.4电场感应模型(Field-Induced Model,FIM)

2.2 ESD失效种类

2.2.1破坏性失效

2.2.2潜在性失效

第三章ESD的损伤机理与特性

3.1氧化层界面陷阱

3.3.1热载流子注入机制

3.3.2界面陷阱

3.3.3氧化层陷阱

3.2损伤对氧化层完整性的影响

3.2.1氧化层陷阱对氧化层完整性的影响

3.2.2潜在损伤的位置

3.2.3温度对pn结电流的影响

第四章ESD保护器件的特性研究

4.1栅接地的NMOS结构

4.2 SCR保护结构

4.3不同工艺对器件特性的影响

4.3.1 Silicide NMOSFET器件特性研究

4.3.2 Non-Silicide NMOSFET器件的特性研究

第五章超深亚微米ESD保护结构的设计

5.1 ESD保护结构的应用环境

5.2输入、输出结构设计

5.3电源和地之间的防护电路设计

5.3.1动态检测的保护电路

5.3.2采用反馈和动态延时的保护电路

5.4电源之间的防护

5.5全芯片的防护结构设计

5.6版图设计

第六章结束语

6.1结论

6.2展望

致谢

参考文献

研究成果