FPGA的时序逻辑设计及系统优化

摘要

FPGA在现代通信、雷达、航空航天等领域有着非常重要的应用，本文主要阐述了如何利用FPGA设计高速、稳定、可靠的系统。
　　论文首先概述了利用可编程逻辑器件(PLD)实现数字逻辑的基本原理，通过使用QuartusII实现了电路从原理图到逻辑综合，并将数字逻辑映射到LUT中的完整过程；然后，介绍了FPGA中查找表、锁相环、时钟网络和IO单元的结构，并利用硬件描述语言和区域位置约束等方法优化了FPGA的内部资源；从系统的角度介绍了FPGA电源和布局布线设计。最后论述了FPGA的时序约束，并对TS201DSP芯片与FPGA通信的数据总线和链路口进行了时序约束。通过添加时序约束，增强了系统的稳定性。
　　本文采用的设计方法可以推广到其它高速FPGA系统设计中。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 可编程逻辑器件的发展背景

1.2 新一代可编程逻辑设计技术的发展趋势

1.3 本文的主要工作

第二章 FPGA 的基本理论

2.1 利用 LUT 查找表实现数字逻辑的基本原理

2.2 LUT 查找表和互连线的基本结构

2.3 ALTERA 和 XILINX 的 LUT 查找表对比

第三章 FPGA 结构及逻辑和板级设计优化

3.1 FPGA 的基本结构

3.2 逻辑阵列结构及优化

3.3 PLL 和时钟网络

3.4 IO 单元结构及接口

3.5 PCB 电源设计

3.6 PCB 布线仿真设计

第四章 FPGA 时序约束及系统设计

4.1 时序约束背景及发展

4.2 时序约束的基本概念

4.3 时钟时序约束

4.4 端口时序约束

4.5 FPGA 系统设计流程及优化

结束语

致谢

参考文献

作者在读期间的研究成果