H.264中CAVLC编码器的VLSI结构设计

摘要

迅猛发展的数字技术，将人类生活带入了一个全新的数字化、信息化社会。其中多媒体数码产品的普及正是得益于视频压缩编码技术的不断进步，尤其是对新一代视频编码标准-H.264标准方向的研究进展。同时，遵循摩尔定律的半导体和信息技术的飞速发展，也为复杂的编码算法的实时应用奠定了硬件基础。
　　 作为H.264标准中的关键技术，熵编码在随机过程的统计特性基础上，根据数据的统计信息进行编码，减少了编码冗余，从而进一步提高了压缩效率。
　　 本文主要研究应用于H.264基本档次和扩展档次中的CAVLC熵编码。相对于CABAC熵编码，CAVLC算法简单、实现复杂度低，主要应用于对编解码时间要求苛刻、硬件有一定制约的情况下。但是采用软件实现CAVLC算法难以满足高清视频编码的实时性要求。为此，本文在对CAVLC算法进行细致的研究和分析的基础上，提出了一个高效的CAVLC编码器硬件结构。
　　 本文首先简要介绍了视频编码标准的发展历史，并对几种编码标准进行了比较，然后着重论述了H.264视频标准的编解码框架以及关键技术，对H.264中的CAVLC算法进行了详细的研究和分析，然后从架构的角度提出了一个高效的CAVLC编码器硬件结构，接着对CAVLC编码器中主要的功能模块的硬件结构设计进行了详细的介绍。最后，提出了CAVLC编码器的设计验证方法，并对仿真和综合结果进行了分析，实验结果表明本文提出的CAVLC编码器的硬件结构可以满足1080P高清(1920×1080@30f)视频实时编码的要求。