基于AMBA总线的低功耗抑串扰编解码器设计方法研究

摘要

集成电路的规模和复杂度随着集成电路设计技术的发展不断增大，把整个系统集成在单一芯片上已成为一种主流趋势，即所谓的SOC。SOC设计广泛采用了IP核复用技术。为了更快速、更方便地将IP核集成起来，迫切需要一种标准的片上互连方案。在这种情形下，AMBA总线从众多的片上总线标准中脱颖而出，成为业内主流总线规范。
　　 另一方便面，随着集成电路工艺技术的迅速发展，特征尺寸越来越小，总线密度越来越大，时钟频率越来越高，片上总线产生的功耗和延时也不断增大，这成为影响芯片性能的关键因素。总线编码技术可有效降低总线功耗并且抑制恶性串扰发生，因此将总线编码技术应用到AMBA总线中有着一定的实践意义。
　　 本文在研究AMBA2.0总线和国内外总线编码方法最新进展的基础上，归纳总结了AHB总线的关键组成部分，采用Verilog语言实现了AHB总线模型。根据AHB总线传输的特点，提出了一种结合T0编码和改进的BI编码的低功耗抑串扰编解码方法以降低AHB地址总线的功耗和延迟。对于32位地址总线，仅需4根冗余线，在动态功耗、布线面积资源和性能方面获得了有效的优化。采用SPEC标准数据源对该编码方法进行了评估，该方法在消除恶性串扰的同时使总线功耗降低了67.52％。