基于FPGA的高速数据采集卡设计与实现

摘要

数据采集系统是信号与信息处理系统的重要组成部分,随着信息技术和高速互联技术的飞速发展,人们面临的信号处理任务越来越繁重,数字信号处理的速度和精度也越来越高,对高速数据采集卡研究的重要性日益凸显。而要解决高分辨率、高精度等问题,对存储设备的读写速度、高速ADC技术指标要求必然会提高。因此,本文提出的一种基于FPGA的高速数据采集技术应运而生。
　　FPGA灵活的配置与验证设计方法,丰富的IP核资源,大大简化了对DDR II SDRAM读写和以太网MAC协议层,给设计带来了便利。本文解决方案以FPGA器件为核心,DDR II SDRAM做为存储设备,14-bit高精度ADC作为核心模数转换芯片,使用以太网技术作为数据传输协议的高速数据采集卡解决方案。模拟前端高速电路的设计中,根据技术指标要求提出合理的设计方案,经过核心器件对比选型、电路原理框图设计、最终设计出各模块原理图。设计中更多的考虑了在输入电压范围较大的情况下如何保证传输阻抗匹配等要求。数据采集卡的核心控制芯片是Virtex-5系列的FPGA。FPGA中数字逻辑的设计,完成了整个采集卡的配置,与存储设备和以太网的接口,触发逻辑和测频逻辑设计。
　　最终设计高速数据采集卡采样率最高可达到212.5MSPS,采样精度12-bit,具有高输入范围、512MB深存储容量等特性,多种触发模式、频率检测等功能。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1. 1 课题研究背景及意义

1. 2 高速数据采集的国内外研究现状

1. 3 本文主要研究内容及组织结构

第二章 高速数据采集卡方案设计

2. 1 数据采集基本原理

2. 2 高速数据采集卡需求分析

2. 3 高速数据采集卡总体方案

2. 4 本章小结

第三章 高速数据采集卡电路设计

3. 1 模拟前端调理模块设计

3. 2 时钟模块设计

3. 3 触发模块设计

3.4 FPGA配置电路设计

3.5 DDR II SDRAM数据存储模块

3.6 Ethernet数据传输模块

3. 7 电源模块设计

3. 8 本章小结

第四章 系统数字逻辑设计与实现

4.1 FPGA设计方法

4. 2 各芯片控制设计

4.3 DDR II SDRAM存储模块设计

4.4 Ethernet以太网数据传输部分设计

4. 5 触发控制逻辑设计

4. 6 测频计数逻辑设计

4. 7 联调测试结果

4. 8 本章小结

第五章 总结与展望

5. 1 总结

5. 2 展望

致谢

参考文献