基于PCIe的高速数据采集卡的FPGA设计与实现

摘要

随着数据采集系统的广泛应用，国内与国外的技术水平仍存在一定的差距，研发一款具有自主知识产权的高速数据采集系统显得越来越迫切，本论文课题背景是研究一款6GSPS采样率、1GHz带宽的高速数据采集卡，本论文主要研究的内容是基于PCIe总线技术的高速AD采集卡的数据存储与控制。
　　在硬件设计中，为了提高系统的采样速率，采用两片 ADC芯片时间并行交替采样的方法。在可编程逻辑设计中，FPGA作为设计的主控模块，采用模块化的设计思路使用VHDL语言实现对FPGA的控制，逻辑设计部分主要包括：基于SPI的串行通信设计实现时钟芯片以及ADC芯片内部寄存器的配置；使用FPGA内部资源MIG控制核实现DDR2 SDRAM高速数据的存取和读写控制；数据采集卡与上位机的通信采用PCIe总线接口，使用可编程逻辑的器件Virtex5芯片生成PCIe端点 IP核的方法实现，从而大大缩短了开发周期，简化了设计流程；设计基于DMA方式的PCIe总线传输，数据传输过程中，不需要占用CPU资源却可以实现更高的实际传输速率。
　　本设计和PCIe总线驱动相结合，成功实现了上位机通过PCIe总线对数据采集卡各芯片的配置，也实现了数据采集卡向上位机传输AD采样数据并存储的功能，结合仿真软件Modelsim和检测FPGA内部信号的ChipScope软件对系统功能进行调试和验证，从而证实了该方案的可行性。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 课题研究背景及意义

1.2 高速数据采集技术的发展现状

1.3 计算机总线技术的发展

1.4 本论文主要内容及结构安排

第二章PCI Express总线协议

2.1PCI Express总线系统拓扑结构

2.2 PCI Express层次结构

2.3 PCI Express的事务机制

2.4 PCI Express配置空间

2.5 本章小结

第三章 系统总体方案设计实现

3.1 高速数据采集卡的总体设计方案

3.2 主控模块实现

3.3 高速AD转换器模块实现

3.4 采样时钟模块实现

3.5 存储模块实现

3.6 PCI Express总线接口模块实现

3.7 本章小结

第四章 FPGA逻辑控制设计

4.1 PCI Express总线控制接口设计

4.2 时钟芯片和AD芯片寄存器设计

4.3 数据存储模块设计

4.4 本章小结

第五章 系统功能调试与整体测试

5.1 基于Xilinx开发环境的ChipScope调试设置

5.2 上电读设备配置信息

5.3 时钟芯片配置信息调试结果

5.4 DDR2 SDRAM调试结果

5.5 基于PIO方式的PCIe总线数据传输结果

5.6 基于DMA方式的PCIe总线数据传输结果

5.7本章小结

第六章 结论与展望

致谢

参考文献