16位1MSPS逐次逼近型模数转换器设计研究

摘要

逐次逼近型模数转换器(SAR ADC)相对流水线模数转换器(PipelineADC)和Sigma-Delta模数转换器，具有结构简单，功耗低，面积小等优势，在低频和中频，中等精度场合倍受欢迎。高精度SAR ADC广泛地应用于生物医疗设备，比如CAT扫描仪，便携式血液分析仪，神经传感等设备，工业成像和无线通信等领域。由于电容失配导致的非线性误差成为限制SAR ADC精度的主要因素。标准工艺中，没有校准和修调的SAR ADC能够实现的有效位数一般在12bit以下，校准思想的诞生提升SAR ADC有效位数(ENOB)的空间。在工业界，高精度SAR ADC首先采用激光修条技术和特殊工艺来提高电容匹配精度，再利用校准技术校准电容失配带来的误差。和传统模拟校准相比较，数字校准具有集成度高，面积小，收敛快等优点。因此，数字校准技术成为现在主流的校准技术。
　　本文首先阐述了SAR ADC的基本原理。分析了ADC性能参数，详细地介绍了拆分型ADC基本思想及其工作原理。然后，简单介绍各种冗余位校准算法工作过程，并推导出ADC权重可校准需要满足的条件。为了减小DAC电容网络失配带来的谐波影响，本论文提出一种新思路—将DWA算法用于DAC网络中，实现ADC输出一阶整形。接着，通过对传统“split ADC”后台校准算法原理分析，提出改进型雅克比迭代方法。这种迭代方法具有结构简单，占用硬件资源少，容易实现等优点。由于引入DWA算法，校准算法能够校准各种类型的信号，如直流信号，随机信号，连续信号和非连续信号。对ADC整体结构和“split ADC”后台校准算法进行行为级建模验证，校准算法在600000次量化开始稳定收敛，权重误差在0.5LSB范围之内。系统的静态特性明显提高，校准前ADC的DNL和INL分别为1.5LSB，20LSB，校准后ADC的DNL和INL都在0.5LSB范围之内。随后，论文详细分析了采样保持电路的工作原理，提出了一种新型底极板自举采样开关，设计一款radix2且带有4位冗余算法和DWA算法的电容阵列。此外，论文介绍了比较器失调校准技术，完成一款高精度低噪声双通路的比较器设计和仿真验证。
　　本论文基于SMIC0.18um1P6M3.3V标准CMOS工艺制造实现16位1MS/s SAR ADC。前仿表明：当采样频率为1MS/S，输入频率为0.46582MHZ，摆幅为3.25V的差分信号时，SAR ADC的无散动态范围（SFDR）为102.8dB，有效位数(ENOB)为15.53位。

目录

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1研究的目的与意义

1.2国内外研究动态

1.3论文的结构安排

第二章 逐次逼近型模数转换器概述

2.1 ADC 性能参数

2.2逐次逼近型ADC 的工作原理

2.3拆分型ADC 的工作原理

2.4小结

第三章 校准算法

3.1冗余位校准

3.2 DWA算法基本原理

3.3拆分型SAR ADC数字后台校准算法的基本原理

3.4小结

第四章16位拆分型SAR ADC

4.1 DAC电容网络的选取

4.2 自举采样开关

4.3高精度比较器的设计

4.4 SAR 工作时序和逻辑

4.5 SAR版图设计和模数混合仿真验证

4.6小结

第五章 总结与展望

5.1工作总结

5.2未来展望

致谢

参考文献

作者简介