基于OC8051芯片处理器的3D IC布局布线设计

摘要

随着集成电路技术的发展，在单芯片上可集成的电路规模及复杂度不断增加。采用传统的平面工艺，过长互连线产生的延迟严重制约了系统性能的提高，三维集成电路已经成为下一代高性能集成电路的首选方案。为了解决现有 EDA设计工具不能满足三维集成电路设计需求的问题，本文重点研究多个芯片通过三维互连通孔的方法，来进行三维集成电路设计时的自动布局布线的方法和流程。
　　在分析三维集成电路结构的特点的基础上，重点对 F2F及硅通孔这两种通孔结构的三维集成电路自动布局布线方法进行研究。首先在 EDA软件环境下建立了F2F和硅通孔TSV的模型，通过sed语言处理输入输出约束文件将凸点变为可识别的金属端口解决了硅通孔和F2F互连通孔在二维EDA软件中识别和应用问题。其次，以 OC8051芯片处理器代码为例，完成了三维集成电路布局布线流程的设计。
　　在设计过程中，首先对OC8051芯片处理器代码进行了分割，将其分为逻辑功能计算部分（核区）及存储部分（静态随机存储器）两个芯片。通过引入了Wide I/O的概念对 OC8051芯片处理器的数据部分与电源部分两个需要进行三维互连的部分做了布局规划，并对三维互连端口进行了隔离处理。使用二维EDA软件 SOC Encounter对三维芯片的两个裸片分别进行布图布局、时钟树综合、布线等版图的设计，最终通过 Virtuoso将硅通孔的版图结构合并到版图中。通过比对二维物理设计，三维物理设计使 OC8051芯片处理器的时序违例降低了60％以上，证明了流程的正确性。本论文建立了三维集成电路自动布局布线的基本流程，为全面实现三维集成电路的设计奠定了后端流程基础。

目录

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1课题背景与意义

1.2国内外研究现状

1.3论文架构

第二章 3D IC及布局布线技术介绍

2.1三维集成电路技术面临的挑战

2.2三维集成的机遇

2.3 3D电路的集成方法及其电路结构

2.4 3D集成电路垂直互连与F2F的制作工艺

2.5集成电路的布局布线技术

2.6本章小结

第三章 F2F及TSV通孔在EDA软件中的实现

3.1 F2F通孔的实现

3.2 TSV 通孔的实现

3.3本章小结

第四章 基于OC8051芯片处理器的3D IC设计

4.1 3D IC流程设计方案

4.2 Wide I/O 结构的 3D IC布局布线

4.3 TSV 通孔的导入

4.4 3D IC的时序分析

4.5本章小节

第五章 总结与展望

参考文献

致谢

作者简介