可重构SoC内嵌FPGA接口电路的设计与验证

摘要

系统级芯片SoC是一种专用型器件，对其通用化的研究一向是微电子行业的重要课题。其中，可重构SoC技术是实现通用型SoC的一个重要途径。在这类SoC中至少含有一个可重构单元，用户可以根据具体应用场景对芯片的这部分电路进行现场编译，使在线升级更加便捷。可重构 SoC同时具备微处理器和可编程器件的优点，比专用 SoC拥有更高的灵活性和更强的软硬件划分能力。因此，可重构技术与专用SoC相互结合的研究工作逐渐成为微电子行业的热门研究方向。
　　本研究主要内容包括：⑴介绍了可重构技术的实现基础及相关研究工作，描述了可重构SoC的优势及其设计理念，引出内嵌了FPGA的可重构SoC的定义。⑵分析了内嵌FPGA配置接口电路的工作方式，在传统PROM加载方式的基础上，设计了基于处理器在线控制的加载电路，从而使FPG A的加载配置更加灵活，操作更加方便。此外，还计算了两种方式下载配置文件到FPGA的时间，结果表明，论文中两种加载方式都能满足技术指标提出的小于100ms的配置时间要求。⑶设计了一个总线接口电路以方便用户的使用。该接口通过对总线时钟的分频产生FPG A核的访问时钟，同时可提供同步、异步以及异步延迟的访问时序。为了适应FPG A核内各种资源的接口时序，该接口电路还设置了4个片选空间，每个片选空间可独立编程。⑷在Linux系统环境下，使用Verilog语言完成了验证平台的搭建，并用NCsim仿真工具对所设计的配置接口电路和总线接口电路的功能进行了验证。具体工作包括对验证组件的设计，功能验证项的策划，验证用例的编写，验证结果的分析总结。结果表明，配置接口电路的两种加载方式都能正常工作，总线接口电路的不同访问方式也可以正确访问。
　　通过对配置接口电路模块和总线接口电路模块的设计与验证，论文实现了内嵌FPG A核的灵活配置与通用访问功能，使芯片功能更加完善，对可重构芯片的设计具有一定的参考意义。

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1 选题意义

1.2 国内外研究现状

1.3 论文安排

第二章 可重构技术

2.1 可重构技术基本概念

2.2 可重构技术硬件实现基础—F PGA

2.3 可重构技术相关研究工作

2.4 本章小结

第三章 配置接口设计

3.1 功能概述

3.2 通过处理器在线配置FPGA

3.3 通过Xilinx RPOM配置FPGA

3.4 本章小结

第四章 总线接口设计

4.1 功能概述

4.2 时序功能设计

4.3 时钟分频模块设计

4.4 寄存器控制模块设计

4.5 状态机控制设计

4.6 输出控制模块设计

4.7 本章小结

第五章 仿真验证

5.1 SoC虚拟平台验证

5.2 软硬件协同验证

5.3 验证环境

5.4 验证过程

5.5 验证平台

5.6 配置接口功能验证

5.7 总线接口功能验证

5.8 本章小结

第六章 总结与展望

6.1 总结

6.2 展望

参考文献

致谢

作者简介