新型隧穿场效应晶体管机理及结构优化研究

摘要

随着MOSFET的尺寸逐渐减小，MOSFET器件的短沟道效应和量子效应问题变得日趋严重。当室温下，MOSFET的亚阈值摆幅Subthreshold swing(SS)所能达到的最小极限是60mV/dec，所以传统微纳电子器件变得难以满足现代先进集成电路低功耗设计的要求。为了能延续摩尔定律，必须突破传统MOSFET的工作原理，寻找一种具有更小亚阈值摆幅SS的低功耗器件。
　　隧穿场效应晶体管Tunnel Field-Effect Transistor(TFET)器件与传统的场效应晶体管的工作机制不同，TFET器件电流的产生机理是基于带间隧穿(BTBT:Band-To-Band Tunneling)的量子效应，而非电子和空穴的热注入效应。因此，TFET亚阈值摆幅可以突破60mV/dec，从而成为一种具有超陡亚阈值斜率和更低亚阈值摆幅的低功耗器件。
　　然而，近几年来大量的实验研究表明，基于硅基的普通TFET器件其开态电流偏小，且受陷阱辅助隧穿等非理想效应的影响，其亚阈值摆幅性能也达不到理想值。由载流子的带带隧穿机理可知，载流子的隧穿能力和数量受到材料参数和器件结构的影响最大。为了得到可观的隧穿电流并提高SS的性能，就要尽可能地增强隧穿结处的电场强度，并同时采用隧穿载流子质量和禁带宽度都较小的材料。因此要改善TFET栅结构，采用新型源区材料以及提出新隧穿型式三方面入手，对TFET的电学特性进行了深入的分析和研究，并给出优化方案。本文主要的研究工作可概括为以下四个部分。
　　1)通过分析TFET两种隧穿机制点隧穿和线隧穿对开态电流Ion的影响，发现增大TFET器件线隧穿部分的比例可以有效增大开启电流，而采用栅源覆盖是提升线隧穿比例最有效的方法。基于此结果，论文提出了双源SiGe的U型栅TFET器件。通过加长源区的垂直高度，扩张源区的线性隧穿区域，从而增大器件的驱动电流。由于器件沟道将U型栅和漏区进行了隔离，从而成功地抑制了双极电流。与传统平面双源结构相比，在有效提升开启电流的同时还能有效减小器件的面积。结果表明，采用双源SiGe的U型栅结构TFET器件的Ion=76μA/μm，平均亚阈值摆幅SSavg=30mV/dec，‰是普通双源TFET的100倍。由于反向隧穿结被沟道隔离，此时的双极电流下降到10-13A/μm。
　　2)为了提高隧穿效应，传统TFET器件需要型成具有超陡掺杂分布的pn结。由于工艺的难度和杂质的扩散等问题，导致实际的TFET器件其隧穿结构附近的掺杂分布并不陡峭，最终导致亚阈值摆幅并不理想。为此考虑在pn结中嵌入绝缘层以型成一种新型的TFET器件。本文提出隧穿介质TD-TFET器件，没有采用传统TD-FET结构，而是直接在pn高掺杂中嵌入介质隧穿层。采用介质隧穿原理的TFET器件，由于最大程度地减小了隧穿距离，其Ion比传统TFET大11倍，关态电流可小到10-17A/μm，并且器件的双极电流被完全抑制。由于实现了陡峭掺杂，器件的亚阈值摆幅达到20mV/dec。
　　3)要提高TFET的驱动电流，就要增大器件的线隧穿面积。EHB-TFET通过交错型式型成的双栅TFET，由非对称栅电极型成电子和空穴层，在沟道中实现整个沟道隧穿。EHB-TFET器件实现了隧穿面积最大化，但依旧存在反向隧穿电流。论文以3D结构EHB-TFET器件为研究对象，在靠近漏区的沟道处嵌入绝缘层，同时增大器件的underlap长度，成功地减小了反向隧穿电流。通过在源区采用Si0.8Ge0.2材料，在栅高为1μm，栅长和宽分别为200nm，10nm时，新结构EHB-TFET的Ion可达4×104A于沟道绝缘层的存在，关态电流下降到5×10-15A，双极电流减小到10-14A。
　　4)根据目前大量实验数据表明，TFET器件的Ion，Ioff和SS和理论值相差甚远，很难达到理想的效果，尤其是Ⅲ-Ⅴ族半导体TFET器件，其亚阈值摆幅值并不理想。由于High-Κ栅材料与沟道界面处存在晶格失配等许多界面缺陷，所以本文分析了陷阱辅助隧穿TAT对TFET的影响。通过分析不同界面陷阱类型，界面陷阱能级的位置，TAT机制，陷阱的不同界面位置以及温度对DG-TFET电学性能的影响。陷阱能级位置靠近禁中央后，在阈值电压值附近的TAT电流达到10-13A/μm，器件的亚阈值摆由理想的60mV/dec增大到200mV/dec。仿真结果表明了栅界面陷阱的TAT辅助隧穿要比源-沟结的影响大。通过栅中势垒值的变化发现，势垒的增大可使栅泄漏电流从10-9A/μm减小到10-11A/μm。仿真结果展现了TFET器件的亚阈特性退化和开态电流的减小，都受到了TAT辅助隧穿和栅泄漏电流的影响。通过改进工艺，如激光退化，电子束曝光以及表面钝化处理，改善器件界面特性和电学特性，这对TFET性能退化的研究具有重要参考价值。
　　综上所述，本文深入研究了新型结构TFET器件在低功耗方面的优势所在，发现其不足之处并加以优化。四种新型结构的TFET器件出现，使得传统TFET器件的有了新的发展方向和前景，为以后TFET研究提供了更多的理论支撑，也对未来新型结构TFET电学特性的深入研究有很重要的指导意义。

目录

声明

摘要

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1．1 TFET的工作机理

1．2 TFET器件所面临的挑战

1．2．1 TFET器件的开态电流受限因素

1．2．2 TFET器件的双极效应

1．2．3 TFET器件的SS性能退化因素

1．3 TFET的发展现状

1．3．1 新结构TFET的优化

1．3．2 新材料TFET的优化

1．3．3 隧穿机理TFET的优化

1．4 本文的主要工作和内容安排

第二章 双源TFET的结构和性能分析

2．1 双源U型TFET的提出

2．1．2 双源U型栅结构分析

2．2 双源TFET器件性能分析

2．2．1 双源TFET器件的结构分析

2．2．2 双源TFET器件的电容分析

2．2．1 锗硅在源区对U-TFET器件电学特性的影响

2．2．2 各区掺杂浓度对U-TFET器件性能的影响

2．2．3 Vds对U-TFET器件电学性能的影响

2．2．4 界面陷阱对双源U-TFET器件Ⅳ特性的影响

2．2．5 界面陷阱对双源U-TFET电容的影响

2．3 本章小节

第三章 隧穿介质型TFET的结构和性能分析

3．2 TD-TFET器件的物理模型分析

3．3 TD-TFET侧墙对势垒隧穿的影响

3．4 TD-TFET器件结构和电学特性分析

3．5 本章小结

第四章 三栅沟道绝缘EHB-TFET的结构和性能分析

4．1 EHB-TFET的结构分析

4．1．2 不同栅介质对器件的亚阈值特性的影响

4．2 锗硅在源区和沟道、掺杂浓度对TG-TFET电学特性的影响

4．2．1 锗硅在源区对器件电学特性的影响

4．2．2 锗硅在沟道对器件电学特性的影响

4．2．3 各区掺杂浓度，漏区长度的变化和Underlap距离对器件性能的影响

4．3 Back-Gate对EHB-TFET器件电学性能的影响

4．4 Underlap长度对EHB-TFET器件电学特性的影响

4．5 EHB-TFET的栅泄漏电流

4．6 本章小节

第五章 陷阱辅助隧穿对TFET的影响

5．1 TAT对TFET器件的影响

5．2 栅泄漏电流对TFET器件的影响

5．3 温度对TFET的影响

5．4 本章小节

第六章 总结和展望

参考文献

致谢

作者简介