基于CORDIC算法的正切余切函数的设计及FPGA实现

摘要

三角函数在研究三角形、建模周期现象和许多其他应用中是很重要的，随着超大规模集成电路(VeryLargeScaleIntegratedcircuites，VLSI)技术的飞速发展，经常需要用硬件快速和精确地进行三角函数的计算，而坐标旋转算法(CordinateRotationalDigitalComputer，CORDIC)能够将多种难以用硬件电路直接实现的复杂的三角函数运算分解为统一的加减、移位操作，极大地降低了硬件设计的复杂性。传统的CORDIC算法虽能够在硬件上较好的实现三角函数，但是存在范围过窄的限制;目前对正切余切函数的硬件实现方面的研究较少。
　　基于此，本文首先引入扩展CORDIC算法，较为详细地阐述了扩展CORDIC的算法理论。接着在基于扩展的CORDIC算法的理论分析和实验的基础上，提出了一系列的优化措施。理论分析和实验测试表明，优化后的算法在精度保持不变的情况下，可以提高运算速度和降低系统所占用的硬件资源。本文在理论研究的基础上，分析了正切余切函数的算法结构，提出了以现场可编程门阵列(FieldProgrammableGateArray，FPGA)为平台的硬件解决方案，详细地论述了系统总体框架及内部模块设计，并采用超高速集成电路硬件描述语言(VerilogHDL)以及M倍降速递归流水线技术完成了整个系统的设计;文末给出了正切余切计算模块的RTL综合电路以及Modelsim仿真波形。从综合信息来看，正切余切计算模块占用的硬件资源较少，且能够达到很高的运行速度。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 CORDIC算法的发展及研究现状

1．3 论文结构安排

第二章 CORDIC算法原理

2．1 传统CORDIC算法

2．1．1 算法推导

2．1．2 角度计算范围

2．2 CORDIC算法引申及模型

2．2．1 向量模式

2．2．2 旋转模式

2．2．3 CORDIC的三种形式

2．2．4 传统CORDIC小结

2．3 扩展CORDIC算法

2．3．1 扩展线性CORDIC

2．3．2 扩展圆周CORDIC

2．3．3 扩展双曲CORDIC

2．3．4 扩展CORDIC小结

第三章 CORDIC算法的硬件实现

3．1 CODIC的算法结构

3．2 CORDIC的流水线结构

3．2．1 基于流水线的逻辑结构

3．2．2 功能仿真

3．3 CODIC的折叠结构

3．4 M倍降速递归流水线结构

3．4．1 M倍降速递归流水线技术

3．4．2 CORDIC的M-Circuit结构

第四章 正切余切函数的硬件实现

4．1 FPGA设计概述

4．1．1 FPGA器件及选型

4．1．2 FPGA设计流程

4．2 基于CORDIC的正切余切实现方案及数据格式

4．2．1 系统方案

4．2．2 数据格式

4．3 Linear CORDIC的设计方法

4．3．1 线性CORDIC的算法结构

4．3．2 线性CORDIC的硬件结构

4．3．3 Linear CORDIC算法的硬件实现

4．4 Sin(x)与Cos(x)的硬件

4．4．1 Circular CORDIC综合电路

4．4．2 sin(x)与cos(x)的RTL综合与仿真

4．5 正切与余切函数

4．5．1 算法结构及RTL综合电路

4．5．2 仿真验证

4．5．3 小结

第五章 结论与展望

5．1 论文总结

5．2 进一步的工作展望

致谢

参考文献

附录