10位10M采样率逐次逼近模数转换器设计

摘要

逐次逼近模数转换器(ADC)具有中等转换速度和中等转换精度，采用CMOS工艺实现可以保证较小的芯片面积和低功耗，而且便于实现多路转换，在功耗、精度、速度和成本方面具有综合优势，被广泛应用于无线通信、工业控制、医疗仪器以及微处理器辅助模数转换接口等领域。
　　本文设计了一个精度为10bit，速度为10Ms/s的低功耗逐次逼近ADC。电路采用差分输入，同步时钟，并具有省电模式。工作在完成ADC电路设计仿真的基础上，完成了整个电路的物理版图设计及后仿真。该逐次逼近ADC采用GSMC0.18um混合信号CMOS工艺设计，芯片面积为0.8mm×0.8mm。版图后防真结果显示，在10Ms/s下，其SNDR为59.38dB，即ENOB为9.57位.

目录

声明

摘要

第1章 引言

1．1 选题背景及意义

1．2 研究工作主要内容

第2章 SAR-ADC概述

2．1 SAR-ADC的基本结构

2．2 SAR-ADC的基本工作原理

2．3 本设计采用的SAR-ADC的结构

第3章 采样保持模式的介绍

3．1 本设计采用的DAC类型

3．2 采样保持模块工作的工作原理

3．2 本设计所采用的采样／保持电路

3．2．1 栅压自举开关说明

第4章 SW-CAP-ARRAY模块的介绍

4．1 桥接电容的介绍

4．2 本设计采用的SW-ARRAY设计图

4．3 本设计采用的SW-CAP-ARRAY设计图

第5章 比较器模块的介绍

5．1 本设计所采用的比较器结构

5．2 Pre-AMP的结构

5．3 输出失调校准技术

5．4 Post-AMP结构的介绍

5．4．1 Latch比较介绍

5．4．2 R-S锁存器介绍

第6章 数字控制模块

6．1 数字控制模块的设计结构

6．2 采样／保持信号的产生

6．3 逐次逼近的实现

6．4 数字输出模块

第7章 ADC综合性能的实现

7．1 实际芯片

7．2 本设计所采用的SAR-ADC仿真测试电路图

7．3 数据分析

第8章 总结

参考文献

致谢