0.25μm CMOS 1:16分接器的研制

摘要

随着科学的进步，通信技术作为现代高科技的主要手段之一，发生了日新月异的变化。当前，网络多媒体业务正在高速蓬勃发展，以视频点播、网络会议、可视电话等为代表的新业务需要更高的数据传输速率，因此现代网络通信对超高速数据传输的要求越来越迫切，以为代表的传输网构架了现代通信最重要基础网络。 提高数据传输速率的方法可以通过采用复接和分接技术，将多路低速信号合并为一路高速信号后通过光纤传输到远程终端，接收端再将其分解还原为多路低速信号。大多数超高速分接器芯片在工艺方面均采用砷化钾、双极性硅、BiCMOS等工艺，在设计方面主要采用树行结构和SCFL逻辑。随着深亚微米CMOS工艺的进步和发展，10Gbps及以上速率的复接、分接器也可采用0.18μm或更小尺寸的CMOS工艺加以实现。对于工作在2.5Gbps速率的分接器而言，0.25μmCMOS工艺完全可以满足设计需要，且结构上可以采用单一串行、并行、树行或以上几种的组合，逻辑上可以选用SCFL、准静态逻辑、TSPC等逻辑，因此设计比较灵活，利于在功耗、面积、工作速率等方面进行折中考虑。 本论文从介绍反相器、传输门、触发器等数字电路的基本单元出发，深入比较了串行、并行、树行分接器结构的特点；提出了分接器的关键电路如分频器、缓冲、单端转双端电路以及输入输出接口的电路结构和设计考虑；最后给出了0.25μmCMOS工艺下1：16分接器的电路设计和版图实现及流片后的测试结果。 本课题的特点是针对目前大多数分接器采用SCFL逻辑，存在功耗较高、芯片面积较大的问题，特别是在类似1：16分接器，电路数量相对较大的情况下，这些问题更显得突出一些。本课题选择了结构简单、低功耗的CMOS准静态逻辑并结合树行分接结构，在TSMC0.25μm一层多晶硅、五层金属的CMOS工艺下设计了一种低功耗、吉比特速率的1：16分接器，从而达到了课题提出的要求。实现的芯片面积仅1.56×1.86mm2。文中通过对准静态逻辑的详细分析，给出了提高该逻辑工作速度的思路，并在速度方面对其参数进行了优化，克服了该逻辑工作速率较低的缺点。分接器芯片经测试，在2.5V电源电压下，可以实现数据速率为2.2Gbps左右的1：16分接功能，功耗270mW；在3.3V电源电压下，可以实现数据速率为2.5Gbps的1：16分接功能，功耗540mW。结果表明，采用本设计中经过参数优化的准静态逻辑实现的树行1：16分接器，其核心功耗极低，并且可以工作在吉比特速率。这不仅对于低功耗分接器的研究具有重大意义，而且对于其他高速低功耗数字芯片的开发也可以提供积极的参考依据。

目录

文摘

英文文摘

东南大学学位论文独创性声明及东南大学学位论文使用授权声明

第一章绪论

1.1复用技术

1.2同步数字体系SDH

1.3集成电路设计流程

1.4研究动态与课题目的

第二章分接器电路分析

2.1分接器结构

2.1.1串行分接器

2.1.2并行分接器

2.1.3树行分接器

2.2数字电路基础

2.2.1数字门电路的基本特性

2.2.2一阶RC网络特性

2.3反相器

2.3.1反相器静态特性[12]

2.3.2反相器动态特性

2.3.3功耗和功率时延积

2.3.4级联反相器

2.4传输门

2.5触发器

2.5.1动态CMOS逻辑

2.5.2 CMOS准静态逻辑

2.5.3 TSPC(True Single Phase Clock)逻辑

2.5.4 SCFL逻辑

2.6分频电路

2.6.1占空比1：N分频器设计

2.6.2占空比1：1分频器设计

2.7缓冲与单端转双端电路

2.7.1缓冲电路

2.7.2单端转双端电路

2.8接口电路

第三章电路设计

3.1分接器结构

3.2准静态逻辑触发器

3.3分频电路

3.4单端转双端的电路

3.5输入输出电路接口

第四章电路仿真与版图设计

4.1仿真及结果：

4.2版图设计

4.2.1集成电路的工艺

4.2.2 TSMC 0.25μm CMOS集成电路工艺SPICE模型及设计规则

4.2.3版图设计流程

4.2.4分接器版图设计

第五章测试结果与分析

5.1在片测试

5.1.1测试环境

5.1.2在片测试结果、波形及眼图

5.2结论与分析

第六章结论

致谢

参考文献

附录PECL、CML、LVDS接口标准