低抖动CMOS电荷泵锁相环研究与设计

摘要

集成CMOS锁相环在电子、通信系统中得到了广泛应用。随着工艺特征尺寸降低，系统频率提高，抖动或者相位噪声成为制约锁相环应用的主要因素之一。 本论文研究标准CMOS工艺下电荷泵锁相环的噪声特性。首先，介绍了锁相环的基本工作原理，利用锁相环系统数学模型设计了环路参数，在此基础上，重点分析了锁相环的抖动与相位噪声特性，基于CSMC0．5μm CMOS工艺设计了一款用作频率合成器的差分结构的电荷泵锁相环。仿真结果表明：输出频率为900MHz时系统相位噪声为-110．4dBc/Hz@1MHz，RMS抖动为1．62ps，功耗为19．6mW。 在系统设计方面，本论文分析了锁相环的s域模型，归纳总结了基于系统稳定性分析设计三阶电荷泵锁相环环路参数的方法。采用Verilog-A建立了系统各模块行为级模型，验证了设计的环路参数满足系统瞬态响应要求。 在相位噪声和抖动分析方面，本论文分析了锁相环的s域噪声模型以及各模块电路的噪声模型。采用Verilog-A建立了系统各模块参数化噪声模型估算系统相位噪声和抖动，优化系统噪声性能。 在电路设计方面，本论文分析了标准CMOS工艺下低抖动、低相位噪声电荷泵锁相环晶体管级电路的实现方法。通过分析环形振荡器的延迟单元结构和相位噪声特性，设计了与标准CMOS工艺兼容的低相位噪声环形压控振荡器，该环形压控振荡器噪声性能接近LC压控振荡器水平。通过分析电荷泵的非理想因素，设计了低电流失配电荷泵，该电荷泵具有良好的电流匹配性能。最后，设计了差分电荷泵锁相环电路，差分结构有效的抑制了共模噪声的影响。 在电路仿真方面，本论文通过混合仿真验证了所设计的晶体管级电路满足系统瞬态响应要求，通过Verilog-A噪声模型估算了系统相位噪声与抖动，提高了设计效率。通过优化系统环路带宽优化了系统噪声性能，在模块电路噪声给定的情况下使系统总的相位噪声功率与抖动达到最小。该锁相环的噪声性能优于同类基于环形压控振荡器的锁相环，达到基于LC压控振荡器的锁相环水平。 最后，本论文还完成了差分电荷泵锁相环的版图布局与设计。

目录

文摘

英文文摘

声明

第一章 绪论

1.1 课题背景与意义

1.2 国内外研究现状

1.3 研究目的与主要内容

1.4 论文组织

第二章 锁相环及环路参数设计

2.1 锁相环的基本组成

2.2 锁相环的s域模型

2.2.1 锁相环的s域模型

2.2.2 三阶电荷泵锁相环s域模型

2.2.3 三阶电荷泵锁相环环路参数设计

2.3 锁相环噪声特性

2.3.1 相位噪声与抖动

2.3.2 锁相环s域噪声模型

2.4 本章小结

第三章 系统建模与仿真

3.1 系统行为级模型

3.1.1 鉴频/鉴相器和电荷泵行为级模型

3.1.3 压控振荡器行为级模型

3.1.3 系统行为级验证

3.2 系统噪声模型

3.2.1 鉴频/鉴相器和电荷泵等效电流噪声

3.2.2 环路滤波器等效电压噪声

3.2.3 压控振荡器相位噪声

3.2.3 系统抖动和相位噪声估算

3.3 本章小结

第四章 低相位噪声压控振荡器设计

4.1 环形振荡器

4.2 环形振荡器的延迟单元

4.3 环形振荡器的相位噪声

4.4 低相位噪声环形压控振荡器设计

4.4.1 振荡频率分析

4.4.2 相位噪声分析

4.4.3 电路仿真

4.4.4 差分控制压控振荡器设计

4.5 本章小结

第五章 低抖动、低相位噪声电荷泵锁相环设计

5.1 高性能锁相环系统结构

5.2 低电流失配电荷泵设计

5.2.1 电荷泵的非理想因素

5.2.2 电荷泵的等效噪声

5.2.3 低电流失配电荷泵设计

5.3 环路滤波器设计

5.4 鉴频/鉴相器设计

5.5 本章小结

第六章 系统仿真验证与版图设计

6.1 锁相环系统仿真验证

6.1.1 瞬态响应

6.1.2 抖动和相位噪声性能

6.2 锁相环系统版图布局与设计

6.2.1 布局考虑及规划

6.2.2 版图设计及验证

6.3 本章小结

第七章 总结与展望

7.1 总结

7.2 展望

参考文献

附录

致谢

攻读硕士学位期间发表的论文