200V SOI-PLDMOS器件的优化设计及其可靠性分析

摘要

绝缘体上硅P型横向双扩散场效应晶体管(SilicononInsulatorPtypeLateralDouble-diffusedMOSFET，SOI-PLDMOS)，由于具有耐压高、与标准互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)工艺兼容等特点而被广泛的应用于电源管理、照明驱动、等离子显示器(PlasmaDisplayPanel，PDP)行扫描驱动等功率集成电路中，成为高压芯片设计的核心器件之一。SOI-PLDMOS器件设计的难点在于兼容工艺设计，以及在不增加器件尺寸的前提下而实现器件性能的提升，包括电学和可靠性性能。设计具有高性能的SOI-PLDMOS器件对于缩小芯片面积、降低生产成本、提高芯片可靠性具有重要的意义。
　　本文针对200V功率驱动芯片的应用需求，优化设计了高性能的SOI-PLDMOS器件，同时达到了缩小器件尺寸的目的。设计中，通过采用N型外延层普注和版次复用的方法优化了器件工艺;通过采用小窗口大扩散的漏端缓冲区(buffer)优化了漂移区电场，提高了器件击穿电压，使得长度为12μm的漂移区能够承受220V的电压;通过采用栅极金属场板优化了器件的导通电阻和关态击穿电压。其次，论文对实际流片后的器件进行了详细的测试分析，以验证器件参数是否达到设计指标要求。最后，分析了SOI-PLDMOS器件电安全工作区(ElectricalSafeOperationArea，E-SOA)和热载流子(HotCarrier,HC)效应的可靠性问题。
　　经过1μmSOICDMOS工艺线上的流片验证，器件各参数均达到设计指标要求，击穿电压225V，开态饱和电流密度为-3.9×10-4A/μm，阈值电压为-28V，器件长度为18μm，共计使用了17块光刻版，降低了器件的工艺制造成本。此外，可靠性测试结果显示，E-SOA得到了扩展，2000s的热载流子应力条件下线性区电流和饱和区电流的退化程度均小于1％。本文所研究的SOI-PLDMOS器件已成功应用于96路PDP行扫描驱动芯片。

目录

声明

摘要

第一章 绪论

1．1 功率集成电路概述

1．2 SOI-PLDMOS器件研究现状

1．3 本文的主要工作及论文结构

第二章 SOI-PLDMOS器件工作原理及设计理论

2．1 SOI-PLDMOS器件工作原理

2．2 沟道区设计模型

2．3 器件耐压模型

2．4 器件导通电阻模型

2．5 场板设计理论

2．6 本章小结

第三章 SOI-PLDMOS器件模拟和优化设计

3．1 基本工艺流程的设计

3．2 SOI层和埋氧层的优化设计

3．3 体区优化设计

3．4 漂移区优化设计

3．5 场板优化设计

3．6 本章小结

第四章 SOI-PLDMOS器件流片验证及可靠性分析

4．1 版图设计

4．2 流片测试结果及分析

4．3 SOI-PLDMOS器件的E-SOA可靠性

4．4 SOI-PLDMOS器件的HC可靠性

4．5 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

致谢

参考文献

硕士期间取得成果