基于引线框架的射频多芯片组件封装技术研究

摘要

多芯片组件(Multi-Chip-Module，简称MCM)封装可以实现不同硅片上的芯片集成，是实现电子系统多功能化、高性能化、低成本化与小型化的有效技术之一。本文研究基于传统引线框架的多芯片组件封装技术，以明显提升多芯片组件封装的高频性能。在采用传统的引线框架技术进行多芯片组件封装设计时，会遭遇到两大瓶颈:①、传统引线框架内部结构不规则，引脚细长且密度高，导致高频寄生效应突出，限制了其高频性能;②、键合线结构进一步限制了使用带宽。
　　本文针对上述两大瓶颈开展了研究:①、设计了一种基于共面传输线理论的引线框架结构:结合经典的共面传输线理论与传统的框架设计，优化信号引脚的宽度及其与两侧接地引脚的间距，实现了常规共面传输线结构。②、在常规共面传输线结构的基础上，分析了两种不同的介质环境对信号通道传输阻抗的影响，提出了级联共面传输线结构，仿真结果表明，级联共面传输线结构的最高工作频率为8.7GHz@S11=-15dB，14.9GHz@S21=-1dB;而传统框架结构的最高工作频率为1.4GHz@S11=-15dB，6.8GHz@S21=-1dB，级联共面传输线结构明显提升了引线框架的可封装带宽。③、建立了基于准静态宽频传输线理论的键合线模型，在50GHz的带宽内，与全波电磁场仿真结果相比，基于该模型仿真时，S11的最大误差为1.08dB，S21的最大误差为2.56dB;而基于传统集总参数模型仿真时，S11的最大误差为34.70dB，S21的最大误差为11.28dB，在不明显增加仿真时间的情况下，改善了仿真精度。④、改进设计了一种共面键合线结构，当键合线间距设置为0.05mm时，改进型共面键合线结构的最高工作频率为4.3GHz@S11=-15dB，7.9GHz@S21=-1dB;而等间距设置下的常规共面键合线结构的最高工作频率为2.9GHz@S11=-15dB，6.5GHz@S21=-1dB。
　　基于论文的工作，设计了一种射频多芯片组件封装，实现了具有共面传输线结构的引线框架和多芯片组件封装模型，并完成封装制作和样品测试。结果表明:在8.5GHz的带宽内，测试结果与仿真结果保持了较高的一致性，多芯片组件封装样品中信号通道Ⅰ在5.8GHz频点时，回波损耗S11的测试值为-14.37dB;信号通道Ⅳ在2.4GHz频点时，S11的测试值为-16.35dB，均可满足5.8GHz、2.4GHz两个频段射频信号传输的要求。

目录

声明

摘要

第一章 绪论

1．1 研究背景

1．2 课题研究现状

1．3 论文主要工作和创新点

1．4 论文的组织结构

第二章 射频集成电路多芯片组件封装技术综述

2．1 常用的多芯片组件封装技术

2．2 高性能射频多芯片组件封装技术的挑战

2．3 低成本的传统引线框架技术在射频多芯片组件封装应用中的瓶颈分析

2．3．1 传统框架引脚对射频信号传输的瓶颈分析

2．3．2 键合线对射频信号传输的瓶颈分析

2．4 突破传统引线框架封装带宽瓶颈的优化设计可行性分析

2．5 电磁场分析理论基础

2．5．1 麦克斯韦电磁场理论与有限元法

2．5．2 散射参数网络理论

2．6 小结

第三章 具有有限接地板宽度的引线框架共面传输线模型及设计研究

3．1 引线框架的分析方法

3．1．1 集总参数模型

3．1．2 传输线模型

3．2 引线框架中共面传输线结构的数学建模与阻抗分析

3．2．1 具有有限接地板宽度的共面传输线结构设计

3．2．2 共面传输线结构的特征阻抗分析

3．3 引线框架中共面传输线结构的电磁场建模与仿真分析

3．3．1 传统QFP80引线框架

3．3．2 具有常规共面传输线结构的QFP80引线框架

3．4 具有级联共面传输线结构的QFP80引线框架电磁场建模与仿真分析

3．5 小结

第四章 面向射频多芯片组件封装的键合线模型及设计研究

4．1 键合线概述

4．2 键合线的分析方法

4．2．1 集总参数分析

4．2．2 传输线结构数学建模与阻抗分析

4．3 一种面向键合线的宽频准静态传输线模型近似提取法

4．4 射频封装中键合线的电磁场建模与仿真分析

4．4．1 长度不等的键合线

4．4．2 半径不等的键合线

4．4．3 不同材质的键合线

4．5 具有共面结构的键合线电磁场建模与仿真分析

4．5．1 信号返回路径

4．5．2 常规共面键合线

4．5．3 一种改进型共面键合线结构

4．6 小结

第五章 基于优化引线框架的射频多芯片组件封装设计与验证

5．1 传统引线框架封装的全通道传输特性分析

5．2 基于引线框架的射频多芯片组件封装建模与仿真分析

5．2．1 面向一种射频多芯片组件封装的引线框架优化设计

5．2．2 基于优化引线框架的多芯片组件封装设计

5．3 封装与验证

5．3．1 优化QFP80引线框架封装制作与测试验证

5．3．2 多芯片组件封装制作与测试验证

5．4 小结

第六章 总结与展望

6．1 工作总结

6．2 未来工作展望

致谢

参考文献

博士阶段获得的研究成果