有源延时单元与延时锁定环路

摘要

随着高速混合信号电路的发展，信号的时序对整体系统日渐产生着至关重要的影响。因此，设计电路时常需要添加若干延时单元，用于产生或补偿路径问的延时差异，以实现特定的性能要求。延时电路应用广泛，除了可以补偿不同信号链路间的延时差，还可以运用于宽带波束形成系统电路、有限冲激响应(FIR)滤波器、无限冲激响应(IIR)滤波器以及均衡器电路的设计中。因此，研究和设计高性能的延时电路具有重要的价值和意义。
　　本文采用IBM0.13μm SiGe BiCMOS工艺设计了有源延时电路和延时锁定环路。本文在介绍延时电路基本原理和比较各种延时电路结构的基础上采用了gm-C结构的有源延时电路，并使用高性能的SiGe HBT管作为输入管，提高了延时电路的工作频带范围。延时电路通过调节可变电容改变延时时间，并利用电感峰化和射极负反馈技术拓展电路带宽。为了减少信号在输入输出端口的反射，设计的匹配电路可以保证延时电路在工作频带内反射系数小于-10dB。本文中的延时锁定环路可以调节延时电路的延时时间，使其在不同工艺角、温度和电压下的延时时间不变。延时锁定环路由延时电路、乘法器和V/I转换器电路组成。延时锁定环路具有负反馈调节功能，可以保证环路中的延时电路总延时为四分之一的时钟周期。为了减少了环路中各模块引入的相位误差，设计了全对称的四象限乘法器和低失调V/I转换器，可以有效提高延时锁定环路的锁定精度。
　　设计完成的芯片尺寸为500μm×800μm，测试结果显示，在4-12GHz的工作频率范围内，单级延时电路的平均延时时间可以保持在8ps左右，当控制电压变化时，单级延时电路的延时时间可以从7.3ps变化到8.4ps。在延时电路的输入输出端加入的匹配电路，可以保证电路的S11和S22反射系数在0.2-25GHz内小于-10dB。当改变时钟信号频率时，延时锁定环路产生的控制电压可以调节延时电路的延时时间，并提高延时电路延时的稳定性。本文延时单元与延时锁定环路的设计，对今后低延时宽频带延时电路的设计和应用具有一定的意义。

目录

声明

摘要

第一章 绪论

1．1 研究背景及意义

1．2 国内外研究现状

1．3 论文研究内容和设计指标

1．4 论文组织结构

第二章 SiGe BiCMOS工艺介绍

2．1 集成电路制造工艺种类

2．1．1 双极晶体管

2．1．2 场效应晶体管

2．2 SiGe HBT模型SiGe BiCMOS器件模型和性能参数

2．2．1 SiGe HBT模型

2．2．2 FET模型

2．2．3 集成电阻模型

2．2．4 可变电容模型

第三章 延时单元与延时锁定环路基本理论

3．1 延时单元分类

3．2 延时单元基本分析

3．3 基本的有源延时单元介绍

3．4 基本的无源延时单元介绍

3．5 延时锁定环路的基本理论

3．6 DLL数学模型

3．6．1 可变延时线的数学模型

3．6．2 鉴相器基本模型

3．6．3 电荷泵和环路滤波器基本模型

3．7 DLL的噪声分析

第四章 延时单元与延时锁定环路仿真与设计

4．1 延时单元设计

4．1．1 常见延时电路结构分析

4．1．2 gm-C延时电路

4．1．3 延时电路前仿真结果

4．2 延时锁定环路设计

4．2．1 乘法器的设计

4．2．2 V／I转化器设计

4．2．3 偏置电路设计

4．2．4 输入输出级电路

第五章 版图设计和测试结果

5．1 版图设计

5．1．1 版图设计中的非理想效应

5．1．2 版图匹配要求和参考源分布

5．1．3 电路版图

5．2 后仿真

5．3 测试结果

5．3．1 测试方案

5．3．2 测试仪器

5．3．3 具体测试步骤

5．3．4 测试结果和数据分析

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

硕士阶段论文发表

致谢