1.8～3GHz SOI CMOS射频功率放大器设计

摘要

功率放大器是通信系统中的关键组件，它位于发射机的末端，是整个系统中功耗最大的模块，其工作效率直接影响着整个系统的能耗。随着全球无线通信应用需求不断地提出新挑战，为满足大数据高传输速率的要求，现代通信系统(WCDMA/3G/4G/LTE)采用了更加复杂的高频谱效率的调制方式，如正交分频复用(OFDM)或正交相移键控(QPSK)和正交幅度调制(QAM)等相移键控和幅移键控相结合的调制方式，这对无线通信系统核心部件之一的功率放大器提出了更高的要求。因此，设计高线性度、高效率的宽带射频功率放大器一直是研究的热点。
　　本文采用0.28μm SOI CMOS工艺，设计应用于手机无线通信系统的1.8～3GHz高线性功率放大器。本设计结合SOI CMOS工艺高衬底电阻率的特性，功率放大器核心电路采用由4个MOS晶体管堆叠而成的stacked-FET结构，以获得高输出电压摆幅。本设计采用电阻分压网络给stacked晶体管提供适合的栅极偏置，以保证每个晶体管具有相同的栅源、漏源电压。通过引入外部栅极并联小电容(C2，C3，C4)以使栅极产生射频信号摆幅，在大信号状态下将系统地减小晶体管的漏栅电压摆幅，以克服晶体管低击穿电压的限制。功率放大器输入端采用电阻有耗匹配网络实现宽带特性，输出端采用负载牵引方法获得最佳负载阻抗。论文包括电路设计、前仿真、版图设计和后仿真。后仿真结果表明，在6.5V电源电压和1.9GHz工作频率下，功率放大器的线性功率增益为16.89dB，在1.8～3GHz频段范围内功率增益波动小于1dB，输出1dB压缩点为26.63dBm，饱和输出功率为29.64dBm，在1dB压缩点处功率附加效率为28.04％，最大功率附加效率为38.18％。
　　本课题设计的高线性功率放大器各项性能满足指标要求，可以应用于手机无线通信系统发射前端。

目录

声明

摘要

第一章 绪论

1．1 课题背景与意义

1．2 国内外研究现状

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计指标

1．4 论文组织与结构安排

第二章 射频功率放大器原理

2．1．1 输出功率和功率增益

2．1．2 效率和功率附加效率

2．1．3 线性度

2．2 功率放大器的分类

2．2．1 跨导功率放大器

2．2．2 开关功率放大器

2．3 功率放大器的稳定性分析

2．3．1 功率放大器稳定性判定

2．5 匹配网络设计

2．6 本章小结

第三章 1．8~3GHz射频功率放大器设计

3．1 SOI工艺介绍

3．2 功率放大器设计

3．2．1 功率放大器类型和电路结构的确定

3．2．2 晶体管尺寸和静态工作点的确定

3．2．3 电路稳定性和输入匹配网络

3．2．4 负载牵引仿真和输出匹配网络设计

3．3 功率放大器前仿真

3．3．1 稳定性前仿真

3．3．2 S参数前仿真

3．3．3 线性度前仿真

3．3．4 功率增益和附加功率效率前仿

3．4 功率放大器前仿真结果汇总

3．5 本章小结

第四章 射频功率放大器版图设计及后仿真

4．1 功率放大器版图设计

4．2 功率放大器后仿真

4．2．1 稳定性后仿真

4．2．2 S参数后仿真

4．2．3 线性度后仿真

4．2．4 功率增益和附加功率效率后仿真

4．3 功率放大器后仿真结果汇总

4．4 本章小结

第五章 功率放大器芯片测试方案

5．1 测试仪器设备

5．2 测试方案

5．2．2 直流工作点测试

5．2．4 功率增益和线性度测试

5．3 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文