0.3~3GHz SOI CMOS低功耗低噪声放大器设计

摘要

低噪声放大器作为无线通讯系统重要组成部分，它将对射频接收机的整体性能产生很大影响。宽带技术具有高频谱利用率、高传输速率等优点，所以宽带低噪声放大器成为现今无线通讯技术研究的热点，而且宽带低噪声放大器通用性强。低噪声放大器是接收机的一个重要耗能部分，因此研究低功耗低噪声放大器具有重要意义。而SOI技术较传统CMOS技术具有速度快、功耗小、集成密度高、抗辐照特性好等优点。因此，研究基于SOI CMOS工艺的宽带低功耗低噪声放大器具有很好的工程背景及应用价值。 本课题采用0.28μm SOI CMOS工艺，设计了一款工作频率为0.3~3GHz的低功耗低噪声放大器（Low Noise Amplifier，LNA）。电路采用电容交叉耦合共栅-共栅结构，实现宽带输入匹配，提高隔离度；采用双电容交叉耦合结构以减小电路的噪声系数、降低功耗；采用电流复用技术，进一步减小电路的功耗。本文分别给出宽带低功耗LNA的原理图、前仿真结果、版图设计、后仿真结果及测试结果。测试结果表明：在电源电压为2.5V时，核心电路的工作电流为2.4mA；在0.3~3GHz的工作频率内，输入输出匹配均小于-10dB；噪声系数（加缓冲器电路）为3.82~4.78dB，功率增益约为8.2~10.7dB；在中心频率1.65Gz处，输入1dB压缩点约为-8.2dBm。 本文设计的宽带低功耗LNA各项性能指标优良，可以广泛应用于工作频段在0.3~3GHz范围内的窄带或宽带无线通讯系统中。

目录

第一个书签之前