文摘
英文文摘
第一章 绪论
1.1 引言
1.2 课题的研究意义
1.3 算术编码的发展历程及研究现状
1.4 MQ编码器的硬件实现平台
1.5 本文研究的内容和结构
第二章 MQ编码器的编码分析
2.1 算术编码原理
2.1.1 Elias编码
2.1.2 现代算术编码
2.2 算术编码在MQ编码器中的改进
2.2.1 MQ编码器的结构
2.2.2 MQ编码器的编码方式
2.3 MQ编码器的操作流程
2.3.1 初始化过程
2.3.2 MPS/LPS编码流程
2.3.3 重归一化流程
2.3.4 字节输出流程
2.3.5 编码器的终结
2.4 本章小结
第三章 MQ编码器的高速VLSI设计
3.1 MQ编码器各部件的硬件实现分析
3.1.1 状态的启动和迁移
3.1.2 概率区间的划分
3.1.3 字节输出的控制
3.1.4 终结流程的优化
3.2 MQ编码器的高速流水线设计
3.2.1 第一级流水级
3.2.2 第二级流水级
3.2.3 第三级流水级
3.2.4 第四级流水级
3.3 流水线时序时钟分析
3.4 本章小结
第四章 综合仿真验证与分析
4.1 综合结果与静态时序分析
4.2 仿真验证流程
4.3 仿真波形图
4.4 性能分析与比较
4.5 本章小结
第五章 总结和展望
5.1 总结
5.2 展望
参考文献
附录
附录一 test_mq_top测试代码
附录二 MQ编码器状态机控制部分的verilog代码
附录三 状态迁移相应的ram.hex文件内容
附录四 状态迁移相应的rom.hex文件内容
附录五 顶层模块图
致谢
攻读学位期间主要的研究成果