JPEG2000中MQ编码器的VLSI结构

摘要

提出了一种JPEG2000标准中MQ编码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.使用的流水线结构使MQ编码器从总体结构上实现几个模块并行执行,用输出并行结构解决了同一时钟产生两个输出的问题,大大提高了输出模块的编码效率.仿真结果表明,该方案不仅能满足JEPG2000实时编码系统的要求,而且具有效率高和占用逻辑资源少的优点.