一种16位双采样Sigma-Delta调制器的研究与设计

摘要

在信息数字化飞速发展的时代，模数转换器有着不可或缺的地位。Sigma-delta(Σ-Δ) ADC是一种被广泛认可的非常适合高分辨率应用的模数转换器，采用过采样和噪声整形技术，可以实现其它模数转换器难以达到的高信噪比的有效带宽。此外，凭借以速度换取精度来获得高分辨率的特性，Sigma-delta ADC备受低到中等速度模数转换器的青睐，如高质量的音频、马达驱动器和医疗电子设备、工业电机驱动等。Sigma-delta ADC主要由Sigma-delta调制器和数字滤波器构成，本文主要研究Sigma-delta ADC的调制器部分。
　　设计的Sigma-delta调制器采用单环2阶1位量化的前馈积分器(Cascade of Integrators Feedforward，CIFF)结构，运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比，调制器的每级积分器均采用4个采样电容，在一个时钟周期内，能实现两次采样与积分，因此，所需的外部时钟频率仅为传统积分器的一半，降低了运放对压摆率及单位增益带宽的设计要求，从而降低了整体电路的功耗。
　　本文的主要工作包括：根据系统指标要求，选定二阶CIFF结构作为电路拓扑；建立理想模型确定系统通路系数；计算运放参数，并分析电路设计中电容失配、开关和运放等非理想因素，建立非理想模型，指导电路设计；对双采样结构的调制器电路进行分析、仿真与优化，对电路进行版图设计及后仿真，对整体电路后仿真的比特流输出进行快速傅里叶(Fast Fourier Transform，FFT)分析，并使后仿真在各工艺角下达到设计指标。
　　本次设计基于0.35μm CMOS工艺，在5V电源电压、10MHz采样频率和过采样率为256的情况下，经后仿真得到调制器的SNDR(Signal to Noise and Distortion Ratio)为99.3dB，THD(TotalHarmonicDistortion)为-104.7dB， ENOB(Effective Number Of Bit)可达16.46位，电路总功耗仅为8mW。

目录

声明

第1章 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 本文的研究内容及结构

第2章 Sigma-Delta调制器原理

2.1 模数转换器的基本原理

2.2 Sigma-delta调制器的关键技术

2.3 Sigma-delta调制器常见的拓扑结构

2.4 本章小结

第3章 Sigma-delta调制器系统设计及建模

3.1 Sigma-delta调制器理想模型设计

3.2 非理想因素的分析及建模

3.3 本章小结

第4章 调制器的电路设计

4.1 双采样开关电容积分器的设计

4.2 前馈求和比较器

4.3 时钟产生电路的实现

4.4 版图设计及后仿

4.5 本章小结

第5章 总结与展望

5.1 总结

5.2 展望

参考文献

致谢

附录A 个人简历

附录B 在校期间发表的学术论文及研究成果