基于FPGA的1GHz时钟电路设计

摘要

大亚湾反应堆中微子实验是一个前期研究中的中微子振荡实验，主要目标是利用核反应堆产生的电子反中微子来测定一个具有重大物理意义的参数一中微子混和角θ13。实验通过比较远近探测器的中微子通量和能谱，就可以确定中微子是否发生了振荡，进而确定振荡参数θ13。经由探测器得到的数据通过光电转换装置变成电信号，电信号被放大处理后可以推算出粒子的能量信息和位置信息，这些信息再经过一个高速波形取样电路进行读取。 为了保证各路信号的取样率和幅度分辨率，使所有插件能够达到同步，以便进行精确的时间定位，高速波形取样电路设计了外部时钟的接入口。时钟源是高速数据转换系统中最重要的子电路之一，因为时钟信号的定时精度会直接影响ADC的动态性能，为了将这种影响最小化，时钟源必须具有很低的时钟抖动或相位噪声，否则系统的动态性能在很大程度上将不由前端模拟输入或者ADC的性能决定。 本文从芯片选择，硬件原理设计，PCB制板和电路调试等方面对此高速时钟电路进行了相关的介绍，文章着重介绍了1GHz时钟的硬件实现以及如何对高速PCB进行制板。电路的工作原理是用FPGA控制时钟合成芯片产生高频时钟，由于时钟信号的频率较高，设计中使用了LVDS电平信号输出。考虑到高频时钟信号的完整性和抗干扰性，在此将PCB设计为一个四层板。 经过电路调试，证明设计的电路可以实现1GHz的时钟输出。由于时钟合成芯片是可以被程控的，它本身有产生更高的时钟频率的潜力，可以在原有的电路基础上进一步的改进得到更高频率的时钟信号。

目录

文摘

英文文摘

声明

第一章绪论

1.1中微子实验介绍

1.2大亚湾反应堆中微子实验

1.3 PMT电子学读出系统介绍

1.4波形取样电路介绍

1.5 1GHz时钟产生电路设计的意义

1.6论文结构

第二章1GHz时钟产生电路的芯片选取及软件介绍

2.1主要芯片的介绍

2.1.1时钟合成芯片

2.1.2扇出芯片

2.1.3 Spartan Ⅱ E系列的FPGA

2.1.4 Xilinx18V00系列的E2PROM

2.1.5 VME总线

2.1.6总线驱动器

2.2 Xilinx ISE开发工具简介

第三章电路和PCB设计

3.1电路设计初考虑

3.1.1高频时钟电路设计原理

3.1.2电路的主要性能要求

3.2 1 GHz时钟的电路设计

3.2.1电源模块的处理

3.2.2 VME总线与电路的接口

3.2.3 1 GHz时钟信号的输出

3.3 PCB(Printed Circuit Board)板的设计

3.3.1 PCB设计中的基本概念

3.3.2一般PCB板的设计方法

3.3.3高速PCB的设计方法

3.3.4 1GHz时钟电路的PCB设计

第四章1GHz时钟信号的软件实现

4.1使用Xilinx ISE工具加载

4.2对FPGA加载测试

4.2.1硬件语言Verilog HDL介绍

4.2.2创建一个新的Project

4.2.3生成PROM文件

4.2.4下载配置文件

4.3 1GHz时钟的实现

第五章测试及结果分析

5.1电路调试得到1GHz时钟

5.2测试结果分析

5.2.1抖动

5.2.2占空比失真

5.2.3仪器本身对信号的影响

结论

参考文献

附录

致谢