H.264视频解码芯片研究与去块滤波模块设计

摘要

H.264 也被称作MPEG-4 第十部分或AVC，是目前最新的视频编码标准。和早期的视频编码标准一样，H.264标准是基于块变换算法的，这必然会在宏块的边界处产生块效应，影响最大的块效应来自离散余弦变换，另一个重要来源是运动补偿。去块滤波的引入减小了块效应的影响，提高了编码效率和图像的主客观质量，本文主要研究的就是H.264 去块滤波模块的设计。
　　 本论文从实际工程应用出发，首先对H.264 编码标准和H.264 去块滤波原理进行了研究和讨论，然后提出了H.264 去块滤波模块的设计优化思路：采用改进的滤波顺序、五级流水线技术和低功耗设计。提高了运算速度和数据吞吐率的同时减少占用过多的片内资源，降低了系统的功耗。在设计去块滤波模块过程中，给出整个去块滤波系统的内部结构、功能模块划分，再对各个模块的实现进行详细的描述，进而完成了整个去块滤波模块的设计。
　　 本论文的模块设计利用了Verilog硬件描述语言，按照正向设计的流程，最终得出了模块的整体代码。利用Modelsim仿真验证成功，并且利用Xilinx ISE 综合实现。
　　 在Virtex II-Pro FPGA 上其占用约7%的LUT，工作频率最高达到了174MHz，吞吐率达到了60.7kMb/s，与已有的设计相比性能显著提高。仿真结果表明设计的模块达到了预期的要求，整个设计可以添加到H.264解码芯片系统中，可以满足其实时的滤波要求，具有一定的使用价值。本文的设计还存在缺陷和不足，仍然需要进一步的改进。