1.2Gbps串行通信中的时钟与数据恢复电路设计
Design Of 1.2Gbps CMOS Clock And Data Recovery Circuit For The Serial Communication
摘 要
Abstract
第1章 绪 论
1.1 课题背景
1.2 研究的目的和意义
1.3 国内外研究现状
1.4 本文研究内容
第2章 系统结构设计
2.1 采用的基本结构
2.2基本结构的改进与工作原理分析
2.3行为级建模与仿真
2.4 本章小结
第3章 电路设计与仿真
3.1 电路设计
3.2电路仿真
3.3 本章小结
第4章 版图设计与后仿
4.1版图设计
4.2后仿真结果
4.3 本章小结
结 论
参考文献
攻读硕士学位期间发表的论文及其它成果
哈尔滨工业大学学位论文原创性声明及使用授权说明
致 谢
个人简历