CMOS绝热逻辑及其功率时钟电路的分析与研究

摘要

分析了几种典型的CMOS绝热逻辑电路的工作原理及能耗组成，选定ECRL电路作为研究重点，与其它绝热电路相比，这种电路结构形式简单，充电过程中摈弃了二极管，输出不存在高低电平的悬空问题。在分析其能耗来源的基础上，讨论了ECRL电路能量回收中存在的缺陷，当负载电容两端电压低于MOS管的阂值电压时，剩余的一部分能量无法回收至功率时钟，产生一定的非绝热功耗。提出了一种新型的IECRL电路结构，通过增加额外的能量回收路径，用有限的绝热能量损失实现了非绝热能量的完全回收。同时设计了一种新型的基于IECRL电路的触发器，增加了反馈通路，对前一周期的输出逻辑状态进行采样、保持，在下一周期反馈到输入端，实现了触发器的逻辑功能，在降低功耗方面与ECRL触发器相比有一定程度的改善。分析了应用于绝热逻辑的四相正弦功率时钟的电路结构，并对其参数进行了优化。
　　 采用0.5 m BSIM3v3模型工艺下的HSPICE仿真结果显示，在低频(1 Hz-40 MHz)范围内，ECRL电路的非绝热功耗占动态功耗的主要部分，通过增加能量的回收路径实现了非绝热能量的有效回收，改进型ECRL电路(IECRL)的能耗与ECRL相比减小了30.6％左右。与现有的基于ECRL电路的触发器相比，基于IECRL电路的新型触发器中RS触发器的功耗略有增加，JK触发器由于采用一种新的反馈通路，取消了ECRL触发器中为保持前一周期输出状态而使用的四级反相器链，功耗降低了50.9％左右。设计实现了四相正弦功率时钟，每级时钟与它的前一级相比，相位滞后90度，且其自身的功耗随频率增加有所下降。