基于FPGA的嵌入式视觉检测系统及IP核设计

摘要

随着计算机视觉和集成电路等技术的飞速的发展,已经出现了一种新的检测技术——基于计算机视觉的图像检测技术。由于在检测过程中要求实时处理的数据量大、处理实时性要求高、且常常包含有诸如分割、检测、标记、识别等比较复杂的算法,因此通常都采用多处理器架构的嵌入式实时系统来完成。随着人们对系统集成度要求的不断提高,同时FPGA的性能和集成度大大的提高,用FPGA来处理数字信号可以很好的解决数据量大、处理速度不匹配、可靠性低及精度小等问题,并能很好协调并行性与顺序性的矛盾。本文基于SOPC技术,以Xilinx FPGA为开发平台,在单个芯片上设计了一个嵌入式视觉检测系统,集图像处理算法、嵌入式技术和多处理器并行处理技术为一体,实现了视频图像的实时采集,图像检测的加速处理。主要完成的内容有:
　　 1.根据视频标准,采用Xilinx EDK.设计一个基于IPIF接口的视频采集IP核；上层软件通过总线接口实现对IP核的控制并以DMA的方式从标准视频流中实时获取图像信息。
　　 2.通过对基于模板计算的预处理理论的分析,设计一个以Xilinx DSP48单元为基础的图像预处理模板计算IP核,实现对图像滤波、锐化和边缘检测等基于模板运算算法的快速处理,IP核基于FSL接口以协处理器的方式接入系统,提供高速的模板运算,并支持最大为5X5的模板。
　　 3.根据小波变换的理论,研究了一个基于有限冲击响应滤波器(FIR)的小波检测加速处理IP核,对小波分解和重构进行实时处理。小波加速IP核作为协处理器计入系统,上层软件可以通过配置IP核的滤波器系数来实现对各种不同的小波算子进行加速计算的需要。
　　 4.基于Xilinx的多处理器架构,以uCOSⅡ操作系统为基础,设计了一个双处理器的协调方案,实现了图像处理任务的平行处理,并提出一种基于双处理器协处理器的接入方式,并根据实验结果分析了实现多处理器加速的关键因素。
　　 5.对uCOSⅡ原有的调度策略进行改进,实现了并发执行多任务的功能。