一种基于FPGA的Arinc708数据处理IP核设计方法

摘要

本发明提出了一种基于FPGA的Arinc708数据处理IP核设计方法。其包括：步骤一：对单路Arinc708比特流实时进行解码，得到NRZ码和同步时钟信号；步骤二：利用得到的同步时钟信号按照Arinc708数据帧格式从NRZ码中提取出头信息并暂存；步骤三：利用得到的同步时钟信号按照Arinc708数据帧格式从NRZ码中提取并重组512个距离单元信息并暂存；步骤四：将暂存的头信息与距离单元信息以数据帧为单位乒乓存储；步骤五：建立乒乓存储模块与后端驱动程序的读写时序。该方法针对Arinc708的比特流、数据帧结构特点进行设计，确保实时处理速度，将所需数据提取并重组为方便后端显示调用的数据结构。